美高森美發佈Libero SoC v11.8軟體 為FPGA設計人員提供混合語言模擬和同級最佳除錯功 ...

致力於在功耗、安全、可靠性和性能方面提供差異化半導體技術方案的領先供應商美高森美公司(Microsemi Corporation) 發佈Libero系統級晶片(SoC)軟體的 v11.8最新版本。這是一款綜合性可程式設計邏輯器件(FPGA)設計工具套件，具有混合語言模擬等重要性能改進，還有同級最佳除錯功能，以及一個全新網表視圖。除此以外，美高森美還提供免費的License，讓使用者可評估美高森美建基於Flash的FPGA和SoC FPGA器件。

美高森美Libero SoC設計工具套件內容包括Mentor Graphics ModelSim Simulator，可以逐行驗證硬體描述語言(HDL)程式碼。可以在任何級別進行模擬：行為級(預綜合)、結構級(後綜合)，以及反標的動態模擬結果。易於使用的圖形使用者介面可讓使用者快速進行識別問題和進行除錯。Libero SoC v11.8現在還包括ModelSim Microsemi Pro，可讓使用者在混合語言環境下進行模擬，而且，相比以前的版本可以提升百分之二十的模擬時間。

美高森美公司軟體工程副總裁Jim Davis表示：「新版本Libero SoC v11.8具有顯著的改進，其中整合的ModelSim ME Pro可以針對VHSIC硬體描述語言(VHDL)、Verilog和SystemVerilog提供混合語言的模擬支援，使得客戶能夠應對各式各樣的IP設計，而且毋須擔心混合多種語言會出現問題。新版本還包括最新的SmartDebug增強功能，比如美高森美 FPGA獨有的FPGA硬體中斷點(FHB)功能。FHB功能可讓使用者在設計中設置中斷點，並按照時鐘週期步進，這樣可以顯著提高可視性，並且縮短除錯時間。」

雖然中斷點一直在嵌入式軟體中使用，但現在可用於支援FPGA邏輯除錯功能。這可以提高FPGA設計的生產率、可用性和效率，從而快速推向市場，特別是在產品驗證階段，因為這是產品開發週期中耗時最長的階段。這些SmartDebug增強功能與現有除錯功能互補，不必使用整合式邏輯分析儀(ILA)，也能夠以一種新的方式來為FPGA裝置的狀態、記憶體和串列/解串列(SerDes)收發器進行除錯。

美高森美Libero SoC v11.8特別適合為航太、國防、安全、通訊、資料中心、工業和汽車市場中各種應用的FPGA設計。它還包括一系列的額外特性，比如新的網表視圖可以透視不同的內部結構，新的約束管理功能具有模組流和輸入/輸出(I/O)諮詢器，而且其SmartTime使用者介面在執行時間方面有百分之二十的提高，也支援Windows 10作業系統。

為了使這款解決方案獲得廣泛應用，Libero SoC v11.8還附帶新的六十天免費評估授權，可用來評估美高森美建基於Flash的FPGA和SoC參考設計，以及教程和應用指南等。為滿足客戶對美高森美易學易用的設計工具套件不斷增長的需求，新的評估授權提供了一個讓客戶快速上手Libero SoC設計的簡單方法。

Aberdeen的市場分析指出，到二○二○年約有五百億個機器是可連網的。這些機器不僅要保證安全，而且要確保在器件、設計和系統級的安全。憑藉美高森美在安全方面的專長，Libero SoC v11.8還包括該公司的安全生產程式設計方案(SPPS)，這可以產生和注入加密金鑰和配置位元流，以防止過度構建、複製、逆向工程、惡意程式植入及其他安全威脅。

供貨