Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4

Microchip發佈智慧高階合成(HLS)工具套件 協助客戶使用PolarFire® FPGA平臺進行基 ...

2021-9-3 09:29 AM| 發佈者: SophieWeng@G| 查看: 89| 評論: 0|來自: Microchip

摘要: Microchip發佈智慧高階合成(HLS)工具套件,SmartHLS可以將C++演算法直接轉換為FPGA優化的暫存器傳輸級(RTL)程式碼,大幅提昇產能和設計便利性,適用於嵌入式學習、機器學習、馬達控制和工業自動化等應用的技術開發 ...
由於邊緣計算應用需要綜合考慮效能與低功耗,因此帶動了開發人員將現場可程式邏輯閘陣列(FPGA)用作高能效加速器的需求,這種做法還能夠提供靈活性和加快上市時間。然而,大部分邊緣計算、電腦視覺和工業控制演算法都是由開發人員使用C++ 語言來開發的,而他們對底層FPGA硬體的了解不多甚至是一無所知。為了支援這一重要的開發社群,Microchip Technology Inc. 推出了名為SmartHLS的HLS設計工作流程,成為其PolarFire FPGA系列產品的新成員。SmartHLS可以將C++演算法直接轉換為FPGA優化的暫存器傳輸級(RTL)程式碼,大幅提升產能和設計便利性。

Microchip FPGA事業部副總裁Bruce Weyer表示:「SmartHLS增強了Microchip的Libero® SoC設計工具套件的功能,使屢獲殊榮的中密度容量PolarFire和PolarFire SoC平臺的巨大優勢能夠被不同的演算法開發者群體所利用,而無需成為FPGA硬體專家。結合Microchip的VectorBlox™神經網路軟體開發套件,新套件將大幅提高設計人員的工作效率,可使用基於C/C++ 演算法並利用基於FPGA的硬體加速器,為嵌入式視覺、機器學習、馬達控制和工業自動化等應用開發尖端技術解決方案。」

基於開源Eclipse整合式開發環境,SmartHLS設計套件使用C++ 軟體程式碼產生HDL IP元件,以整合到Microchip的Libero SmartDesign專案中。這使工程師能夠在比傳統FPGA RTL工具更高的抽象層次上描述硬體行為。此外,更能夠透過一個能同時執行硬體指令的多執行緒API,以及較其他HLS產品更簡化的複雜硬體並行作業表達方式,進一步減少開發時間以提高產能。

SmartHLS工具所需的程式碼行數是同等RTL設計的十分之一,而且由此產生的程式碼更容易閱讀、理解、測試、除錯和驗證。該工具還簡化了對硬體微架構設計的取捨,並使開發人員能將已有的C++ 軟體用於PolarFire FPGA和FPGA SoC。

關於PolarFire FPGA系列產品
PolarFire FPGA和FPGA SoC可在中密度容量下提供業界最低功耗,以解決邊緣計算系統設計難題。Microchip最近亦發佈了低密度容量系列新產品,它們的靜態功耗是其他產品的一半,並提供業界最小的發熱區域,使開發人員能夠降低系統成本,滿足散熱管理要求,而無須降低頻率。新工具同樣支援這些新FPGA產品以及SmartFusion® 2 FPGA和IGLOO® 2 FPGA。

供貨
開發人員現在可以使用SmartHLS v2021.2工具啟動設計。用戶可以透過Microchip網站上獲取該工具。它是最近發佈的Libero SoC V2021.2設計套件的組成部分,也可以作為獨立軟體使用。

相關閱讀

您對這篇文章有任何想法嗎?歡迎留言給我們。
您的姓名:
您的電子郵件:
標題:
內容:



首頁|手機版|Chip123 科技應用創新平台 |才庫事業群

GMT+8, 2021-9-19 12:59 AM , Processed in 0.060004 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

返回頂部