請問如何將寄生電容~寄生電阻降到最小

iverson218

如何將寄生電容~寄生電阻降到最小~
& d0 ^+ y; _6 G* {/ }' R請問最小面積是指整個layout的面積嗎??
還是線跟線之間的距離??
還是兩者都有??
4 f6 x4 b7 r- }7 [& u& R想成為layout佈局工程師的小弟

yhchang

因為 一個電路裡面 的MOS SIZE早就已經被設計者決定了
8 G6 k% A/ Z6 L) t9 K( _& F所以 MOS本身對地的電容 一開始就產生了
LAYOUT唯一能降低的 應該就是  電路中各個MOS的總連線長度要越短越好
總連結的次數要越少越好  這樣子寄生RC就會降下來

redteaboy

電阻的話 多打mos S 端 和 D端   contact(要往下打)   就可減少寄生電阻        |---------|
                                                               -------------|         |--------------|
4 {. B" Q% D7 a) a                                                               |            |         |              |
                                                      |            |         |              |
                                                      |     S      |    G    |      D       |
( j2 ^+ P& J+ U0 ?5 n                                                      |            |         |              |
6 L; E9 g6 n. C; W( I. O                                                      |            |         |              |
1 m, `7 A3 E2 ]) C                                                      -------------|         |--------------|
                                                                   |---------|