Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 22718|回復: 15
打印 上一主題 下一主題

[問題求助] 想請問一下設計mos的wenth跟length

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2007-9-15 00:17:02 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
最近一直在模擬paper上的電路,(也清楚了為何電路會這樣接)( z3 t8 i* e1 c$ T' V" s- T& n
好比說VCO,PLL的電路
$ T9 g8 \$ A6 g0 C8 Z* z3 @通常你們在設計nmos或pmos的時候,長寬比都怎麼去設計呢
' r) f) A6 B6 R0 f0 @% e7 O' ^; q如果是以0.18um製成或0.35um的製程來說
* O8 Q1 Q% A. S5 d! A+ r不知道各位專家有沒有什麼建議或指導之類的.....
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂13 踩 分享分享
推薦
發表於 2007-9-19 10:31:31 | 只看該作者
類比的世界  沒有 standard!!. F1 u1 s- P6 H/ H( I6 P' A4 R
所有的 width & length 都是依照設計者的需求來設計!!/ i) j" h  j6 e8 g5 c
所以  應該沒有人可以告訴你標準答案!!
7 d" _% A9 y- J4 b- C4 x或許  有這麼一條 guide line 叫做  儘量不要用到 min. length/width!!
* ~7 p' r( J1 d這是考慮到製程變異的時候!!  假如不 care 時  也是可以用的啦!!( N" S% N) H8 |* x9 R; P
看你自己的需求唷!!

評分

參與人數 1 +5 收起 理由
monkeybad + 5 Good answer!

查看全部評分

16#
發表於 2008-4-11 15:42:44 | 只看該作者
L大小的選擇和mos的使用有關係
  b  m% F- I1 I3 L* y有從match的考慮,電壓mos和電流mos7 W, q) q, y, J$ U. w
有從1/fnoise的考慮等等, m# O/ U( V! R  y0 x! f
沒有絕對! y$ h$ M- B5 @: }# ]
w的選擇主要和vdsat和L大小相關
15#
發表於 2008-4-5 22:02:12 | 只看該作者
一般length都會設計在最小L的2-5倍
8 i+ r# d5 y. I0 w* S: G$ p再看電流來設計wenth
14#
發表於 2008-3-11 13:36:34 | 只看該作者
Reasonable sizes for lengths of the transistor might be between 1.5 and 2 times the minimum transtor lengh of particular technology.
13#
發表於 2008-2-12 05:07:41 | 只看該作者
for the 0.35 process L usually is 0.4 in the process datasheet, then you calculate your W according the formula Id=1/2uCox(W/L)Vov*2 usually,But as the other guy said your specification is the first
12#
發表於 2008-1-15 21:09:51 | 只看該作者
類比電路基于match的考慮,一般需要更大的L3 X& p& \: F  v9 D; {0 W. {
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
/ |/ f+ W$ U; j8 x基於 製程變異 及 短通道效應
$ l) r" a! H6 G0 d/ u3 c3 j+ _2 ~. V1 A
先明白公式,推小信號MODEL
6 I& d3 Y4 P, r5 Y^^^^^^^^^^^^^^^^^^^^^^
  [' y5 S4 q" V+ b* c5 \20/2 跟 10/1  在數學上是一樣的(忽略2次效應)% n7 o. K. ?# [. L
但在 hspice 可能是不同的 mos model
11#
發表於 2008-1-15 16:55:07 | 只看該作者
2樓的是REVERSE吧...
0 c6 r1 R/ o% K' z) Y/ E3 ?% x% c
& P( i2 l8 T! w4 I1 C# o+ c4 l我想還是要以分析來設計  T/ d  ]/ H# T% W7 C

2 H2 ~$ x% h# ^先明白公式,推小信號MODEL! v$ C2 S; J$ @9 x/ C+ e& n

# s5 v. }4 c4 @- t, h應該可更清楚
10#
發表於 2008-1-15 14:31:07 | 只看該作者
看是類比還是數位電路,( w; j6 Z7 f  f- J' |
類比電路基于match的考慮,一般需要更大的L,( ?" W0 |: X$ k, {! ]
數位電路基于經濟的考慮,會選取最小的L, 0.35um. 因為數位的處理電平都是0和1.
9#
發表於 2007-12-16 23:11:09 | 只看該作者
0.35um製程, 應該 L 都用0.35um , W可用10um或是5um,我在學HSPICE都是這樣設定的, \% Q0 ~/ H- ~! j
但還是要看設計者啦
8#
發表於 2007-12-16 19:42:58 | 只看該作者
一般類比電路的書籍(ex:Alan..)都會提到喔,大部分都是以OP當做例子,利用OP的規格去回推MOS的SIZE喔.
7#
發表於 2007-10-26 13:49:55 | 只看該作者
Sorry, I would say they are total mismatch!
6#
發表於 2007-9-21 19:50:54 | 只看該作者
比如W/L=12/60. 和这个20/30。match怎么看
5#
發表於 2007-9-20 16:46:12 | 只看該作者
一般在設計NMOS或PMOS,為了讓MOS在飽和區工作,以所需要的電流(Id),再利用MOS飽和區電流公式Id=1/2 u Cox (W/L)(Vgs-Vt)2來估算W/L的比值,
$ k5 E+ P: q9 Y9 J4 O另外,如果是0.35um的製程,表示L最小可以到0.35um,但建議不要用到最小,因為如果製程不穩,L很可能會跑掉,而造成電路Function功能不正常。
4#
發表於 2007-9-19 17:04:53 | 只看該作者
L與W跟你的操作電流、頻率盛至跟溫度有關. `/ w+ O+ f# M& j  x$ ?) }6 f; J
一般L的不要抓到min值,L大一點可以避掉製程size的變異! s& P/ c* M$ S5 _
適當的W/L比例控制去抓Veff值比較好
2#
發表於 2007-9-16 18:56:58 | 只看該作者
根据工艺确定Length,然后根据MOS的功率和速度确定wenth。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 10:06 PM , Processed in 0.116007 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表