想請問一下設計mos的wenth跟length

yuiz

最近一直在模擬paper上的電路，(也清楚了為何電路會這樣接)
好比說VCO，PLL的電路
' g# g6 t! y, i/ a通常你們在設計nmos或pmos的時候，長寬比都怎麼去設計呢
. p9 w3 s: _% h0 n, K9 v, @8 G如果是以0.18um製成或0.35um的製程來說
, f- U# T, n- ?7 U7 {5 b4 R不知道各位專家有沒有什麼建議或指導之類的.....

sjhor

類比的世界  沒有 standard!!
2 G3 a$ A" ^! M# @- \所有的 width & length 都是依照設計者的需求來設計!!
所以  應該沒有人可以告訴你標準答案!!
* j7 D) O+ Q/ W/ f! P3 b) m$ N# N或許  有這麼一條 guide line 叫做  儘量不要用到 min. length/width!!
這是考慮到製程變異的時候!!  假如不 care 時  也是可以用的啦!!
看你自己的需求唷!!

gengwd

根据工艺确定Length,然后根据MOS的功率和速度确定wenth。

li202

L與W跟你的操作電流、頻率盛至跟溫度有關
一般L的不要抓到min值,L大一點可以避掉製程size的變異
2 N" m5 I7 ~  f4 e% D  {6 B適當的W/L比例控制去抓Veff值比較好

緣緣

一般在設計NMOS或PMOS，為了讓MOS在飽和區工作，以所需要的電流(Id)，再利用MOS飽和區電流公式Id=1/2 u Cox (W/L)(Vgs-Vt)2來估算W/L的比值，
另外，如果是0.35um的製程，表示L最小可以到0.35um，但建議不要用到最小，因為如果製程不穩，L很可能會跑掉，而造成電路Function功能不正常。

temes

比如W/L=12/60. 和这个20/30。match怎么看

wuwen

Sorry, I would say they are total mismatch!

twteng

一般類比電路的書籍(ex:Alan..)都會提到喔，大部分都是以OP當做例子，利用OP的規格去回推MOS的SIZE喔.

eeKuo

0.35um製程, 應該 L 都用0.35um , W可用10um或是5um,我在學HSPICE都是這樣設定的
但還是要看設計者啦

hycmos

看是類比還是數位電路,
類比電路基于match的考慮,一般需要更大的L,
5 x! @7 y" ~+ i3 k數位電路基于經濟的考慮,會選取最小的L, 0.35um. 因為數位的處理電平都是0和1.

andywu

2樓的是REVERSE吧...

我想還是要以分析來設計

1 f  B8 @4 y9 m& x$ ^- b! k先明白公式,推小信號MODEL
+ o: y9 }" |  L5 V5 ]  z& r
應該可更清楚

gimayon

類比電路基于match的考慮,一般需要更大的L
8 H# g) }+ {) ^7 l* V^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
* H0 f/ t- }1 u% K' [基於 製程變異 及 短通道效應

- H1 w4 Q. k* H* M6 R: Z/ b. ]& z先明白公式,推小信號MODEL
^^^^^^^^^^^^^^^^^^^^^^
20/2 跟 10/1  在數學上是一樣的(忽略2次效應)
但在 hspice 可能是不同的 mos model

wiltao

for the 0.35 process L usually is 0.4 in the process datasheet, then you calculate your W according the formula Id=1/2uCox(W/L)Vov*2 usually,But as the other guy said your specification is the first

賴永諭

Reasonable sizes for lengths of the transistor might be between 1.5 and 2 times the minimum transtor lengh of particular technology.

dennates

一般length都會設計在最小L的2-5倍
再看電流來設計wenth

liangshangquan

L大小的選擇和mos的使用有關係
1 d. `) \+ z, ]6 V4 {有從match的考慮，電壓mos和電流mos
有從1/fnoise的考慮等等
沒有絕對
w的選擇主要和vdsat和L大小相關