請問那裡有op amp的layout圖及反相器各材質間關係的介紹

君婷

因為學校教我們第一次畫反相器時，各層材質之間的關係 是由學長帶 並且學長自已本身就講的就是非常的馬馬虎虎不是很清楚。
而畫過反相器後 我們才知道1棵cmos 原來就是要這樣畫都已記憶了畫法，但如果等到工作面試要詳細介紹各層材質間的關係及各材質是
什麼? 這點 我就非常擔心了!因為已把結構就像畫圖一樣記起來 一棵n型或p型電晶體固定就是要這樣畫早變成記憶 。
所以請問那裡有資訊有特別介紹關係嗎?
還有另外那裡有op amp的schematic圖及layout圖
小妹我手邊的書並沒介紹到op為例子的圖 ，但想要問一下 先進們網站上那裡有提供 麻煩一下謝謝^^
" V) G% M* R/ u5 [0 e( ~(另外含有介紹op amp各層材質間的結構，這樣才好記憶這元件畫法)
' x) w7 j5 w* x0 ?) O$ E
[ 本帖最後由 君婷 於 2007-8-20 03:50 PM 編輯 ]

Oo海闊天空oO

我想~~
每個電路的LAYOUT都沒有所謂的固定畫法
全憑個人的經驗和熟悉怎樣的畫法~~
因此所謂的反向器畫法~~
也並不一定要遵照講義上的畫法
只要是面積小..寄生效應可以降到最低..
( b! `# L! ^* N. l就是好的畫法..

) i3 h/ y1 d9 a" N5 M  i如果要參考的話...

& o6 D3 g: z# ?$ ~8 \, ^  J9 m4 j下面有一篇矽拓科技的LAYOUT研討會電子檔
可以提供給您參考..
裡面有比較常用的排法...
但是還是要說...
那些排法並非固定...
0 g8 a, V0 Y1 a; t3 B但是入門時...必定是照著別人的畫法..
; f+ R: ?- Z, R1 v熟悉之後...只要了解如何避免或降低寄生效應..
. J+ S  S' L! `; D: ]- j+ I相信您可以發展出自己熟悉的畫法

* Q! h, U8 M, h9 X! @[ 本帖最後由 jiming 於 2007-8-23 08:52 AM 編輯 ]

smilodon

As a senior layout engineer, i would like to say something
2 T+ B) x  a, t. L# }, S. s) o
4 g/ N# r/ t  y) z' S/ hBasiclly, you can study the standard cell layout of TSMC or other foundries, which are common layout style. Indeed, in analog layout, more expirence are needed, what you need is just a practical project

君婷

了解如何避免或降低寄生效應 乃是畫各元件主要目的 ，原來如此...
" T% f8 R$ c% b1 ^1 F: Q9 e* v0 P所以各公司都有自已要求的畫法是吧^^
$ q3 O: ^8 }' E% W+ \至於樓下那位的建議似乎 我自已也常對人說 好像有說與沒說完全一樣，提供一點點思考方向也沒有! 還是謝謝這位資深佈局工程師的建議   3q

m851055

你應該想問各層間的關係吧

NMOS從P-sub 開始-->Active--> N+ --> Gox --> Poly --> PMD  --> Poly Contact/Active Contact-->Metal1(一般是Al) -->Via-->Metal2

( y$ v0 R" f$ wPMOS從NWell 開始--> Active-->P+ --> Gox --> Poly --> PMD  --> Poly Contact/Active Contact-->Metal1(一般是Al) -->Via-->Metal2

' w$ g& c/ G+ i! \( ~/ C
! \& N4 E9 G& o1 s3 w! L+ {& a6 iconnect (Poly,Metal1,PolyContact)
connect (N+ Active,Metal1,ActiveContact)
1 W5 p) I& F, y! hconnect (P+ Active,Metal1,ActiveContact)
connect (Metal2,Metal1,Via1)
5 i7 ?/ F% @: T8 ^, n# y/ S
& {: K" |. z2 P6 ]0 w只要熟析剖面圖上述就可知道了，不用去背。
另外你是畫layout，不會考材質啦
9 ?! `" D4 O& V, P( u9 Y2 S6 H5 |) `
以上是相關資料供您參考

world776

您好，我最近学习版图也碰到不少问题，想向工作过的人请教。
/ i( W! J( G; Q7 G# [7 b; g9 }延着哪个问题
/ {  j! {( Z; j' I9 bCB  CBD UBM RPO NTN PLMIDE FUSE DNW VTMP VTMN RHI分别是什么层。
一直没搞明白。希望能不吝赐教。

m851055

CB-->指的是PAD layer，一般作為Bonding PAD的定義範圍，且為倒數2層metal的連接孔。
1 R+ U  U/ f# [3 E! q1 X  PUBM-->一般只的是最上層金屬，或為Au targe。
* ^; ]+ l: {2 Z1 M- }Fuse-->ㄧ般用poly1 poly2 或metal
1 i+ N, Y) q  [4 F5 wVTMP-->為PMOS 用的參雜
4 J; s7 K! h+ Z0 O# s7 qVTMN-->為NMOS 用的參雜

m851055

想到2個

RPO--> 我看過是指Poly電阻一般用Poly2
DNW-->指的是deep Nwell(深層的NWell)

world776

太感谢了

smilodon

看来我的回答另大家不满意啊 那我再详细说一下我的想法啦：

如果只是简单的学习layout的流程，那么可以找一个实际的工艺，至少要有工艺文件也就是technology file，在这个文件里你可以看到工艺包含的layer；还有如果要画一个可以生产的layout，那么还需要design rules manual；最后需要的就是verification tools and rules了
  c0 j  P7 v5 j' P- z
楼主问到的问题可以去：www.edaboard.com
6 ^2 B8 ~5 a- y' n; f5 x
那是一个不错的论坛，你可以search到很多有用的资料
4 t* f" O% o& f
/ G' ~/ N9 m+ t' U- ]: _

SANSUI0304

謝謝你的資料,但是我的閱讀權限太小不過還是謝謝您了

m851055

jianping  ?????
2 Y5 }% W% }  x/ g
評分很奇怪，看不出哪裡是Good answer!

yueluofenghen

好多自己不知道或者不熟悉的东西，                                 
谢谢大家了

stu0804

Layout的學問真是深不可測,沒有進入這領域,不知其中奧妙

a090426657

電路都可以利用到最少空間不是那麼簡單耶

yhchang

我也無法了解 11樓的回覆  Why 可以得到
$ h: F, g! A& f這麼多的感謝  與這麼多的RDB ???
% H9 H: k$ N1 N6 A  d- V3 `: z
5 g* m$ q  D, u依我來看  3樓的回覆算是很好的建議
TSMC的 Cell Library其實也是經過 精簡再精簡的畫法
+ {, d  i( X9 w6 y2 _/ R# w& z入門者去參考  自然可以從不會說話的 Cell Library上
學習到一些有用的技巧
! w6 B# A9 P+ \3 m
[ 本帖最後由 yhchang 於 2008-2-2 02:45 PM 編輯 ]

summer_hello

要在什么用户组才可以与大家共享知识呢
+ Y: w6 c; F. p" f( a7 t& D3 c4 U. a9 {希望班组能告诉并支持我，十分感谢

maleant

我想對一個layout新手來說
2 k8 d8 r; |5 d. G9 F5 r1 m能有更多的前人心血結晶來參考
應該能更快進入狀況內吧
% i- U' t6 A9 E' S, l. T
感謝樓上幾位大大的不吝分享!

arichpanda

感謝分享好資料，可惜我沒有錢可以買= =
錢花得太快了，又賺的太慢.....

雷迪斯

好多不知道不熟悉的東西
7 v7 }; l8 f5 }9 f* V: p* s謝謝大家的告知
5 s$ W% l2 L; T6 u, W, r又學到了很多