其實,何謂基礎紮實的知識見人見智,每個人有每個人不同的標準和看法
7 B" p0 C& ^; ~8 E& D相對的,不同的老師也有不同的標準和看法
, \, B- b9 n7 W! u! }而就以我個人來說,我不是layout工程師,所以我無法以一個類比電路設計工程師來回答說何謂基礎紮實的layout; r2 C* T$ s3 l, z/ U
我只能以我個人的觀點來告訴妳我個人的看法,而這未必是正確的答案
) P% E* y! v2 q9 N0 e# Y: y( h( M5 X2 C' k/ m7 _, I
在layout領域中
; k9 M9 A6 a1 s: j; M! i5 z9 P) e可以區分成tool的操作和實際元件的畫法兩大類$ H+ B6 q& G* G
不同的tool有著不同的操作,而各家公司所使用的tool也都不儘相同,所以,在tool方面,很多公司所找進來的layout工程師若是沒有經驗,通常對於tool的操作大都是從頭教起居多,而如果公司用的tool和學校的都是同一套的話,那就要看其版本是否相同
- P) l& \' ^6 G( [所以,就我個人所知,layout部門在找人時,tool的熟悉度並不是第一選項,如果有好幾人都具備實際元件畫法的基本要求的話,那tool的操作才會是決定錄取與否的考量0 s$ O }1 n- Y/ \5 q7 \
9 E1 ~* S4 T' N. Q5 {
至於實際元件的畫法,就以類比電路而言,最基礎的元件是一個PMOS,一個NMOS,電阻,電容和BJT的畫法,而最簡單的組成電路則是反相器1 [! v& R( D8 @( ]% W8 S
故而,要測試一個無工作經驗的人想了解他有關layout的程度最簡單的方法,請他畫一個反相器是最基本的考法,因為一個PMOS和一個NMOS可以組出無數種類比電路,如果連一個最基本的反相器都畫不出來,那可見其layout的程度幾乎是零,同時對於其製程的概念更缺乏,如此一來,找這個人進來公司將要從製程概念,layout知識從頭教到會,那將會是一件很累人的事
8 @, w% g, b2 z2 B; p再來,除了要會畫基本元件之外,接下來對於LVS/DRC/ERC/抽LPE等項目要知道各別的用意和如何操作及除錯,當然這是比較進階的layout要求,而這幾項要求是身為一個layout工程師要會的技能,而之所以是進階的要求,那是因為要作這些動作需看得懂design rule和相閞的layout rule,不同的製程廠有著不同的規定,而身為layout工程師一定要看得懂,更要會看其中的訊息,當然,對於沒有工作經驗的人來說,或許很難看得懂LVS/DRC/ERC/抽LPE等相關錯誤訊息,而這些知識,絕大部份也都是在進入公司之後才會學的知識,所以這是進階的layout要求,而對於一個有工作經驗的layout工程師而言,LVS/DRC/ERC一定要看得懂,不然會被老闆釘
" |3 z. p) O2 N- }5 Z* K9 G6 |6 e
最後,想補充一點的是
0 K& K7 r6 Z* N4 Y8 F8 C9 }" alayout的英文絕大部份都來自於製程的用語,如果製程的順序和英文名稱與用語都能夠很耳熟的話,那對於妳在看layout rule會很容易上手,因為那些layout rule都是在定義製程上的相關規範
4 R, i+ L( A9 o對於一個沒有工作經驗的人想應徵layout工程師,其面試者通常不會有太多的期待和要求,能夠畫出一個最基本的反相器,同時能夠流利地說出製程相關流程和順序就己經很足夠了,因為很多細部的知識都會是公司內部再教導,而這幾乎都是公司對沒有經驗的應徵者的要求 |