請問一下關於Xilinx logic gate的關係

小朱仔

想請問一下各位使用FPGA的先進
Xilinx產品系列的容量大小是要以那個為依據才是一般要購買自己所需Design的FPGA
是System logic gate, CLB, Slices, Flip-Flop... etc..
; e. y  y. I$ Y不知道這些是否有關係式?
據小弟所知在Virtex2及Virtex4 1CLB=4Slices,而Virtex5好像是1CLB=1Slices,
請各位先進給與小弟指導一下,謝謝~~

tommywgt

Virtex5
9 x( S6 E1 e* p2 U; w  c2slices = 1CLB
LUT(Loop-Up-Table) 是 6 input, 每個 LUT有2 個 output
每個 Slice 皆有 4 個 6-input LUT
每個 LUT 皆有一個 Flip-Flop
最高可達550MHz

* Z9 S. m/ y/ SVirtex4:
LUT 是 4 input, 每個 LUT 有 1 個 output
1 CLB = 4 Slices
每個 Slice 皆有 2 個 4-input LUT
6 Z, i% `: z# G5 f  y) [2 s' g最高可達 500MHz

當要完成一個 8:1 MUX 時, 使用 LUT6 比使用 LUT4 來完成將會少用10 ~ 15 % 的 CLB
' ^0 y; Z" g& Z! F) {8 e- g% `而且, LUT6 只需要 1級的 gluet logic, 而用 LUT4 則需要2級才能完成
平均而言, lut6的好處多多囉~~~

小朱仔

感謝tommywgt版大的解釋
- _! ^; c& K" C' _: ^原來Virtex5是1 CLB = 2 Slices
: W& T& a* n3 i6 L難怪我怎麼算都不對
終於懂一些些了,謝謝~~
; C3 N! f5 W2 q# e  ?$ L7 z
" L& w' ~" t3 m* e

russell

用LUTs來計算,比較能知道用掉多少資源!
如果是IC設計,有錢就買大一點的!驗證用的Virtex,
如果可能要量產,可以考慮cost down的LatticeFPGA,
<彥陽科技>
! Z# p/ t, {7 r, irussellhsu@pmaster.com.tw