charge pump里面的opAMP起什么作用？

adele

看到charge pump里面，有opAMP接在up和down的两路输出电压中间，起什么作用呢，可以不用吗？

macrohan

让Dummy之路跟随实际之路，Dummy之路可以减轻电荷共享和时钟溃通！
不知道我这么理解对不对

finster

charge pump基本上可分成single-ended和differential兩種架構
9 ]: G& E4 Z- R. p9 Usingle-ended的charge pump就沒有使用OP Amp的方式(我的印象中)
絕大部份,會在charge pump中使用到OP Amp大都是在differential架構的charge pump
當然,charge pump中要不要用到OP Amp完全是看designer個人的考量與架構的需求
differential charge pump也可以不用OP Amp就可實現

% _: N2 E# W  y! H' H; x7 |至於你提到charge pump中使用到OP Amp
我在IEEE的paper中曾看過兩種這類的charge pump
9 G" w; c& K) r3 b" |7 `% ~建議你,先看懂內容寫些什麼,絕大部份的IEEE paper都會描述block的動作原理和基本架構運作緣由
1 _4 v! Z9 d) _# \9 R) @( V0 C若你推導一下電路運作模式,我想應該不難理解才對

另外,PLL的charge pump電路架構,就我個人所知的大概有六種以上
! H3 [1 Q0 c. s# D每一種架構都有不同的考量和優缺點
如果你真的無法理解paper上的描述,建議你將架構或者電路圖貼到論壇
6 {( I1 q* s2 f7 j, z- _要不然,誰又會知道你問的是那一種charge pump架構呢??

kanchiam

因為你說的不是很清楚
不過大多數的opamp在charge pump中
  e- j3 y6 B" |+ d- {都是拿來解決charge sharing
這個算是PLL的一個基礎觀念

option318

順便帶提一下，請問那在Charge Pump中，我們要注意到up、dn的電流ip是否要match！！
/ u! ^7 z8 S: }- H然而在這其中，小弟想問的是，那個ip電流我們在設計時，通常都是設多大呢？為什麼？:o

finster

電流up和dn當然要match
4 k2 ~7 d5 B& a& d" u* p. E0 K! j  M, u不然charge pump current對low-pass filter的charge和discharge就會出現un-match
進而影響control VCO的voltage,連帶的也會造成VCO振盪出來的頻率會受到影響

2 a4 B( P' f5 S4 y% L至於charge pump current要設到多大
' k' k1 @% H$ w# K這要看你在PLL的設計中,VCO的gain值有多大,damping factor設為多少等等參數才能夠計算出charge pump current在多少值時才是最佳的
一般來說,charge pump current在10uA - 40uA均可接受,但,實際值乃要利用公式及搭配所有相關參數計算過後才能決定
% y- G9 D: Y4 ~0 ~% [想設計PLL,公式的推導絕對不能少,如果不先了解PLL的運作原理而只是要知道各個block參數為何
3 @# ?3 r. h1 R那就無法真正理解PLL的設計精髓為何,更無法設計出最佳化的PLL
8 h* }4 A) Z  s) D' V% J
- U6 m( e6 a/ x- w8 F, R5 r
. N8 I( I2 ?; ~

$ D8 r3 o" U; Z% S3 ^

原帖由 option318 於 2007-8-9 10:18 AM 發表
" F8 M. Z% g$ R9 o" ~* g順便帶提一下，請問那在Charge Pump中，我們要注意到up、dn的電流ip是否要match！！
然而在這其中，小弟想問的是，那個ip電流我們在設計時，通常都是設多大呢？為什麼？:o

option318

恩恩！！謝謝”finster” 副版主的說明，小弟總算了解。
; r6 V& A1 Q' `) X/ ~6 u謝謝您的說明唷！！

super

我的理解是 加上op 是為了charge sharing 和 不讓電荷變化太大
/ G( u3 h1 c3 D* F" M讓ref spurious 增大.而且op 的SR 也會影響spurious 多寡
所以 要小心這個op的設計

8 L6 Y! _4 ?9 T4 _6 w* Bcharge pump電流 我就有點疑問了 , 一般大公司的量產IC ,  Icp 都是mA級的
不知道為何paper 都只有數十uA ?

finster

一般而言,我們所設計的電路都儘量要求low power,也就是整個system的total current要能夠愈小愈好
/ |: p, z; J( n8 ~) ^) @* T9 T8 V就以PLL而言,最大的current是在VCO,其次是differential-to-singled-eend(D2S)(有的PLL架構並不需要這個block circuit),然後才是charge pump和post-div/pre-div及PFD
而在我們所設計的PLL電路中,一般的total current大概都在10mA上下,其中3/4的current是VCO的current所消費掉,當然,如果包含D2S電路的話,這個比例和current值也會有所不同
; r1 K- R6 P3 q+ g
再說明一點,若是純analog PLL,其charge pump current本來就不應該太大,charge pump current愈大,相對的對low-pass filter所作的chrage/discharge的速度也愈大,表示control VCO的voltage變化也愈大,那樣子很容易會讓VCO產生過大的frequency變化,除非VCO本身的gain值就很小,不然charge pump current到達mA都很難控制VCO的frequency
% _" E4 L! q# \& w7 y, q再者,如果charge pump current都己經是mA級了,那VCO的current幾乎都要達到數百mA,那這個樣子的PLL所用掉的current就太大了,現在環保意識抬頭,歐洲一直在提倡綠色能源環保規章,一個PLL會用掉數百mA和一個只會用掉數十mA的PLL,當然是數十mA的取勝
最後一點,如果PLL要放在SOC當中,其所消費的current絕對不可太大,因為那對整個system和熱源會產生極大的問題,電路所需的current愈大,愈有散熱的問題,對SOC而言,當然會要求PLL所要用的current愈小愈好

macrohan

我的理解是Charge Pump 的电流大小与Loop Filter 参数密切相关，如果Loop Filter  on chip, 那么CP的电流越大，电容就越大，很大的电容集成到芯片上，所占用的面积会大到无法实现的程度，所以电流越小，Loop Filter的电容也相应变小，Loop Filter全集成会成为可能。单纯从功耗来讲，200uA和20uA相比，对整个LL节省功耗有限，但是Loop Filter电容能减小10倍。

super

我比較讚同macrohan 說法 . 這比較合理.paper 是有說到過 .
就我所知  charge pump current 多少和vco 電流根本沒有關係.
不會因為pump current變大 vco current就需要變大.
這是我所知的 .
1 d3 z% P' R( H' @  Y3 d謝謝各位大大的解說 .

macrohan

如果从噪声角度考虑，从传递函数来看，CP电流越大，CP到VCO输出的噪声就越小，电流大了，CP的电流的失配相对小些，传统的PLL，LoopFilter 一般都是外置，所以不考虑环路滤波器电容的大小，所以CP的电流一般在mA级，而在SOC、全集成逐步成为趋势的今天，Loop Filter 全集成，CP的电流再不能达到mA级了，一般都在uA级；

kmchen3089

about your question (回復 #1 adele 的帖子)
# R9 `' B; o: Zplease refer to Razavi's Design of analog CMOS IC  textbook
6 T8 x  j2 v# Z7 sedition 2001 ,page 567  & figure 15.47
it's to minimize charge sharing and can decrease vco input ripple voltage
4 L1 e! ?2 R1 O1 n
/ @2 d. G( a. {2 BThe structure is originally presented on JSSC,vol.SC-23,pp1218-1223,October 1988 (see figure 8 on this paper)
+ T; G. r2 }/ E; s0 PA variable delay line pll for CPU-coprocessor synchronization

deltachen

謝謝大大的分享~知識因分享而壯大！

Chipfish

謝謝大大的分享~知識因分享而壯大！

semico_ljj

学习了！谢谢

semico_ljj

我设计的电路一般是20uA∼60uA的样子，VCO功耗大致4∼8mA。

dacaili

谢谢分享。3X3X。
謝謝大大的分享~知識因分享而壯大！

dacaili

谢谢分享。3X3X。
謝謝大大的分享~知識因分享而壯大！