epm7128s-clock問題求助

canoe1114

使用軟/硬體:
軟體:MAX+plus II 10.2 BASELINE (2)
硬體:Altera UP1教育板(7128s)

8 }6 O1 b' r7 j$ U: r4 b6 Q程式描述:
3 y  }" w, v/ L4 zVHDL的entity 宣告兩個clock
0 U/ q9 T2 C! ~) S( [而7128的global clock接腳為:pin83
9 I- d/ @0 k; h1 Y7 W另外一支為 pin2(Ded.input)
所以我的兩個clock分別接在這兩支接腳上面
( G+ A4 w2 ?) Q! G
問題描述:
pin2接腳工作正常
3 Z& Z8 S0 t4 f( Z1 Q% Apin83只要輸入訊號,視波器上電壓就被降壓,無法運作

我的兩光除錯法:
( R) \& ^0 x- B4 H1 z1:pin83串接電阻..解決壓降問題..但還是無法正常運作
2:如果只變成宣告一個clock,則:接在pin2可正常運作
   接在pin83還是無法運作
. z8 \9 d6 G) t) I1 d9 x4 @   --->所以  1.→pin83有問題←  2.→我有問題←

$ K9 c9 n- }/ ~# w: m結論:
救救我~                                 

麻煩前輩撥點時間指導一下 , 麻煩您們了
- O" V; H- Z8 D* p                                                                              今天剛註冊的vhdl初學者

tommywgt

不覺得pin83有問題
7 T2 L, _8 H) j
; s1 j8 I! @" `+ H. z* I也許你可以查一下所有的POWER/GND pin看看, 我猜有二個BANK IO的電源, 而你可能接了一組

addn

您好
up1實驗版上已經有一震盪器接到7128的第83支腳
& Z- C% Y/ [* C" K
1 L7 y' {7 y3 N5 s8 v現在你又在83腳加一clock訊號,這樣兩訊號就發生
  \) }4 O0 F7 {* ~* g# p: J; f$ d( Q
打架了

canoe1114

感謝兩位前輩幫我解答,
現在才給回覆不好意思
以後還請多給指導..謝謝