如何用H-Spice模擬FR-4板的傳輸線

jelly811737

有聽過人家用SPICE模擬PCB板的傳輸線，所以上來請教大家，
請問各位先進有人用SPICE模擬過FR-4板的傳輸線嗎?
2 {: v5 _( u: I0 U' l該怎樣模擬，還有語法如何去寫?
如何做傳輸線的考量?
- ?8 E, ^! [# c# l0 O如果我要做2MHz的資料傳輸和接收，除了用Pre-Amplifer以外，還要考量哪些東西，
$ l/ ]' @5 ~2 i) U才讓接收的資料正確。
目前預計使用FR-4板，傳輸線長50cm，寬0.5cm。
麻煩大家告訴我該怎麼做，非常謝謝你們。

[ 本帖最後由 jelly811737 於 2007-6-13 02:34 PM 編輯 ]

finster

我沒有做過FR-4傳輸線的模擬
* N2 f2 X7 \% D1 @不過,我們有做過SATA,它是一種高速傳輸的方式,也許可以給你一些參考

8 r2 y5 w7 m  G首先,有關於傳輸線model的取得
當初我們是請工研院幫忙將傳輸線藉由工研院的儀器來萃取R,L,C model
因為每一家廠商的傳輸線的model均不相同,而且,SATA是一種高速傳輸的方式,其R,L,C model會影響其performance,那時只知道工研院有儀器可解出傳輸線的R,L,C model
* L) m: d/ J* A/ `而FR-4板子的傳輸線算是很常用的傳輸線,也許一般的廠商也會提供FR-4板子傳輸線的R,L,C model
就我所知道,傳輸線的model均是由R,L,C三個參數所構成的,所以,在作SPICE模擬時,只要加入適當的參數即可

再來,傳送和接受是兩種不同的方式,一般均稱為TX和RX
在TX部份,核心部份是PLL,然後才是編碼與pre-amplifier和driver,我不確定你們需不需要用到pre-emplasis,因為這個功能是為了防止信號在傳輸線衰減而作的,在高速傳輸中一定要加,但你只有2MHz,實在不知道傳輸線衰減會有多嚴重
在RX部份,核心部份是CDR(Clock Data Recovery),然後是sample & hold, synchornizer和解碼電路,其中CDR電路是最難做的部份,因為它的performance會直影響到取樣出來的data是否準確,再者,現行的CDR架構可分oversampling和tracking兩種以及利用DSP來實現的CDR,每一種均需相當精深的電路技巧
7 g' y5 ?3 B+ a
最後,TX和RX端的電路是一個非常龐大的系統,當初我們共有五個人來設計整個TX和RX相關的電路,大概花了快半年的時間才完成初步架構
% d# M) Y* L  |這並不是個很簡單的電路
除非你己經有現成的TX與RX的相關電路或者IP
( Z! q7 h) |8 C若要自己開發,那會是一件很艱難的工作

jelly811737

最近聽說同學說ADS裡面有可以模擬傳輸線的，
$ c6 R3 J( S; m) O0 w而且有FR4規格可以模擬，裡面好像就有廠商內建參數可以模擬出RLC值。
, ^$ Z, q. L* H: g4 @4 b) `不知道這個模擬出來是否正確？或是用HFSS好像也可以模擬，
這麼多模擬軟體該選哪個好?
. t9 q6 I; O: Q謝謝你的回答。