|
回復 #1 君婷 的帖子
關於你的問題:
3 X) v7 l% O/ Z# J# D: PEpd>=2λ:閘poly需超過diffusion的最小長度。若不超過話,在diffusion or Implant source/drain時,將使source/drain因為diffusion overlap而短路。+ K4 ^- o/ O. Z1 l7 ^) ~5 u
9 E" z5 v5 E% i其實是多慮了,這只是特殊情況,沒有人會犯這種錯
+ X7 w) C6 U( U( i2 T8 Y我們在畫MOS的時候不是會把poly覆蓋在diffusion上嗎?: R4 ~# J9 U. V! N
其中的兩邊就是source跟drain,$ o: s: L$ {5 \9 j* l
而poly跟diffusion覆蓋的區域就是gate6 L- O6 l$ U, m2 O H* A, b
這是無庸置疑的嘛~
+ Q0 N; Y& J0 e+ ]5 P- ?6 P# PMOS一般的digital操作我們知道就是在gate上施加電壓以使其導通或截止; b8 w) }" f, @
書上寫的意思是說poly我們都會使它超過diffusion,' r, ^$ N$ a2 a" c9 U3 s
而超過多少則有design rule規範2 P" G5 f( |, g
如果今天poly的某一端沒有超過deffusion,
, g* U, ^2 C) W也就是說poly並沒有整個把兩塊diffusion區隔開來# i5 w5 @1 ?4 ?8 L1 f0 ?+ M0 i7 D: }
這樣的話就沒有形成source跟drain" H" X7 M7 u' ~
也就不算是一顆MOS,
9 p- B% a0 A- E3 F$ }5 l; Q所以書上才會說兩端短路,是因為根本沒有區隔出source跟drain
0 N$ Q/ K7 l2 n2 s, f
5 C" h; y5 f0 U3 f( c而λ只是一個單位符號,看看就好,! ]2 b: S5 m5 r+ T7 N) `
他只是為了要讓看書的人大概知道幾λ幾λ,
- H! ]/ ?) |4 L, f這個rule跟那個rule大概的比值是多少,
B) V2 \( q1 {6 W: r所以不用太在意,畢竟每個process的rule都不一樣
( r6 N4 H/ y1 Q所以書上為了不想表示成一個定值- ?! G. C- p1 O2 D2 s X- E
就用λ來表示,意思相信也是希望讀者不要認為它是個絕對的值
* a6 E7 H& B- ?' e* `# k: Q% V6 @ w; O" g+ {. U
從您的發問可以看出來您是位剛入門的同事
; f# G4 c/ }- T1 e$ w因此建議您書上的看看就好,design rule比較重要!
& T6 A; @& g: X! ]5 X" C, U, l8 f8 M! a8 ?
小弟的淺見!
, [% Q s) y7 h% w; e7 A+ m3 d如果有不對的地方還請指教~
, S0 m; t5 [ f
' s1 }9 t6 ?) U6 Z# o. j[ 本帖最後由 vlsi5575 於 2007-7-13 02:06 PM 編輯 ] |
評分
-
查看全部評分
|