|
在下的小小看法- e1 B6 E$ B" Z Q& c+ ~
( T7 ]2 I. Z( o/ ~% x
1. Device Create 已經有很多東西可以加速,如 Mcell or Pcell 所以問題不大,有問題的情況可能是畫 "特殊" 的 Device 不熟才會花時間。4 a/ W; J- s' i* ]+ ?4 ?7 a2 k9 |- I; c
+ R! n$ B3 t% ]
2. DRC / LVS 只要作的夠久,除錯速度一般都ok ,只是LVS 常常是被 Designer 給的 netlist & schematic mismatch 搞到很不爽。 & ^4 j) c9 p- x+ r3 Z
1 _" _9 t8 N. k) P! v. P% B' F! i
3.這個改圖的心情,就像是懶床,很想繼續睡,又不得不起床上班! 很想不要改圖,又不能不改。, l% K- |6 W% ]+ v+ @. U
M, y5 m; B0 g, j5 |1 y8 j4. 拉線,目前好像還沒有很特別的改善,沒辨法太自動。------>好累喔
1 Z" ]: O- C5 H8 X+ r1 p+ c/ e9 q4 t8 ^# j
5. Placement ,就好像新房子的裝潢一樣要先作好 Floor Plan 再來慢慢排,好的Placement 就像 上面majorjan 說的
( T7 m. I$ l* K( r( R <<若能排得順, 相對拉線少、拉線距離短、面積使用就少>>2 q* G' l# ]+ t* k
做不好的話,可能後頭線拉不出來或是不好拉時,說不定因此又要重新再排過一次。
8 V( z+ j% X8 }$ L2 {$ u 所以 這真的是要小心。 |
|