|
在下的小小看法9 {, ~6 z1 M, `' P |1 T& t* g
5 U, ?- P9 `3 a0 h. H1. Device Create 已經有很多東西可以加速,如 Mcell or Pcell 所以問題不大,有問題的情況可能是畫 "特殊" 的 Device 不熟才會花時間。
$ P* B% Y7 h/ M1 m+ m, d: I& ~4 L2 n1 u
2. DRC / LVS 只要作的夠久,除錯速度一般都ok ,只是LVS 常常是被 Designer 給的 netlist & schematic mismatch 搞到很不爽。 % x y9 _6 w& F
! y. M4 X8 ~4 F" S* ^" `3.這個改圖的心情,就像是懶床,很想繼續睡,又不得不起床上班! 很想不要改圖,又不能不改。
$ \9 g( R( f( ~
- d1 b% s' r7 h! c4. 拉線,目前好像還沒有很特別的改善,沒辨法太自動。------>好累喔 ( M4 G: `' _* e/ l/ l
8 g" G6 N6 H- g) J7 S5. Placement ,就好像新房子的裝潢一樣要先作好 Floor Plan 再來慢慢排,好的Placement 就像 上面majorjan 說的9 S5 F2 ^, v( i6 j
<<若能排得順, 相對拉線少、拉線距離短、面積使用就少>>3 P7 T8 ^$ y5 S2 C
做不好的話,可能後頭線拉不出來或是不好拉時,說不定因此又要重新再排過一次。$ e0 T5 B: |! Y
所以 這真的是要小心。 |
|