|
我覺得喔......都要花很多時間啊......
我個人的感覺呢...這些工作當然必定隨著資歷和工作分配而有所不同,成正相關的啦!" S$ |$ A0 u9 L3 [# j
每一項都有每一項花時間的地方, 全部加起來就等於, Layout是個很花時間的工作,; _8 p$ i g9 _, P4 v# X
而我想大家應該都能贊同這一點吧!!6 j& Q3 ?2 ]' I8 k" ~# U* ?0 B1 g
做元件當然花時間, 若是每次畫的製程不同, 那每次我可能都需要去讀design rule去把我要的元件依照rule做出來.. _2 e2 N7 Z( O8 r2 ~9 J
如果很不幸的今天我遇到的是我用一個不同的製程沒做過的元件, 可能我連該元件的組成是什麼都還不清楚,8 ]& \* f5 b0 Y6 R3 v
那我可能得從根本的地方找起, 例如有哪些layer應該來組成該元件...等等的東西吧...
% U1 P& q( g' j3 U8 `placement的話呢, 其實跟拉線, 整合, 和溝通都很有關係, 當然這些事情也都很花時間的.9 F7 y# X7 f! h: a& l5 _
跟designer溝通, 可能這個是designer想要的, 可是因為某些理由我們不能這麼做;: n+ S o7 A3 g- }8 V
在整合的時候才發現這個東西怎麼當初沒想到...所以可能要回去改些什麼的...) f* K' t+ I+ C" Q& D" Z2 v
在拉線的時候發現...我在排的時候怎麼疏忽掉這個東西以致於拉線很難拉,
" Y" G# d7 z! w( S" a或者拉出來的performance不好...等等的事情.
' ~$ a& q) l, Z! V `9 r, }所以老實說, 沒有周詳的計畫過, 真的很難順利的把整個做好," T2 V% b8 V4 J0 ?: r* i
但是要如何才能做到周詳的計畫呢? 真的很困難耶.../ a1 v& B, P" a2 t' I
或許DRC已經算是裡面比較好的一項了,* Z& b4 s" |" R& c, k% T- F
但是LVS有時候的確很令人頭痛!!尤其是power/ground short的情況...@@
6 S. b: O8 k& `. N2 v/ F最後是改圖...基本上改圖不見得比重新畫容易...; Q4 M8 c9 l) x: F% k7 F3 z
受到的限制更多, 要花的腦筋更多, 所以要花的時間可能也更多!!
( |) O' S: O4 ?/ i r但要是元件尺寸縮小的話, 或許會比較好一點點...不過...看情況吧,) s/ w6 R( g, E/ N
不是每次都能遇到改小不改大的囉!!3 ~) A" o) M5 W* v# U1 K
# F6 I4 S- n7 [7 ` c# D1 X' x: f
小小淺見, 請路過先進指導!!1 N! z4 _1 }; g, q* ]6 p! n. W
感激不盡!! |
評分
-
查看全部評分
|