|
我覺得喔......都要花很多時間啊......
我個人的感覺呢...這些工作當然必定隨著資歷和工作分配而有所不同,成正相關的啦!
- }$ ^+ Q m3 e9 y每一項都有每一項花時間的地方, 全部加起來就等於, Layout是個很花時間的工作,& @, S$ G8 {" B) v+ A
而我想大家應該都能贊同這一點吧!!% _- T% Z( I! ~/ k4 N
做元件當然花時間, 若是每次畫的製程不同, 那每次我可能都需要去讀design rule去把我要的元件依照rule做出來.( k0 y5 u9 ]2 @7 f/ J2 N7 T( d
如果很不幸的今天我遇到的是我用一個不同的製程沒做過的元件, 可能我連該元件的組成是什麼都還不清楚,8 o! l% x0 U' i2 ]$ i
那我可能得從根本的地方找起, 例如有哪些layer應該來組成該元件...等等的東西吧...
7 J8 z( _5 t: K$ X# Qplacement的話呢, 其實跟拉線, 整合, 和溝通都很有關係, 當然這些事情也都很花時間的.9 m3 l1 ~; N; m) |4 ?- w* M3 ]* L- X
跟designer溝通, 可能這個是designer想要的, 可是因為某些理由我們不能這麼做;
: s6 m; \0 ]. }6 T在整合的時候才發現這個東西怎麼當初沒想到...所以可能要回去改些什麼的...
, |# F( W" `1 C+ a* K* x+ }在拉線的時候發現...我在排的時候怎麼疏忽掉這個東西以致於拉線很難拉,
* @8 P/ G# R0 d$ l/ V1 Q或者拉出來的performance不好...等等的事情.
! ^+ R, C6 S, b4 c" D' X8 k所以老實說, 沒有周詳的計畫過, 真的很難順利的把整個做好,
# i, z/ U2 g* L7 Z& L$ p但是要如何才能做到周詳的計畫呢? 真的很困難耶...
+ L' o5 D- s* ]: v( c P- M或許DRC已經算是裡面比較好的一項了,% S" X; c% j( Z
但是LVS有時候的確很令人頭痛!!尤其是power/ground short的情況...@@
* z% y: L9 o; |/ M6 H4 g最後是改圖...基本上改圖不見得比重新畫容易...3 G- R" V8 X" c
受到的限制更多, 要花的腦筋更多, 所以要花的時間可能也更多!!' a; F$ `% S' [0 W; F+ N- j6 G
但要是元件尺寸縮小的話, 或許會比較好一點點...不過...看情況吧,
% G* ^ o- ]! e H X* O不是每次都能遇到改小不改大的囉!!' s$ l* W( y# O" e7 L) _6 {6 }5 ?
! }- O3 B: j& ]小小淺見, 請路過先進指導!!
/ ]. t* F! p6 Z$ M% Z1 i( {# R1 L+ p. C# Q感激不盡!! |
評分
-
查看全部評分
|