|
回復 #11 ianme 的帖子
版主您好:2 K/ j( Z/ }5 j+ V
. u3 x2 | K, |! n8 |4 \. u
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:; z3 \9 J$ A _) a- x
"照啊!"...這的確就是我想表達的意思!!
- X( W( h; Q2 r3 u" M! p- k! w* w1 J1 E. D8 _/ Z6 W( R$ r/ J
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.7 J7 w2 H+ F1 }8 s
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
6 K! B0 A/ X, l4 H. O的的確確沒有NPN的model哦!
' N# j. X' \( w1 c/ w
# r; ?6 m5 U: `; T c( y' f另外, 關於latch-up的model...我的意思其實與latch-up本身無關,6 c& j! a* t6 ~3 g
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
; n+ d8 F+ o3 H8 g) A7 i, A那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
7 ` T- c5 T' q+ o( I# B0 s1 S我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.) G( s5 t" D% B. n
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,1 V9 K% ^& s9 p: I2 L7 D$ ~
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"* f4 U+ K. \$ x( G
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了.... p) J4 q; H# j o3 Q
感恩啦!!" y) s- x: I- b5 s. o) E
8 B S+ Z$ k, G1 e, D; N1 _* L6 j! W幾年前我尚在業界服務的時候曾經畫過BJT,8 l+ G2 M& b' ^2 y& G
雖然頻率不高, 但大致上的架構也還記得./ S! b* J0 w0 ~- h
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,. y! l4 Q! _( r4 K8 p5 V; }
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
" L& {4 `* U' h2 l; \所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
3 O3 P# F# {0 v: ^ l0 Z當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?9 H% O7 x3 ?7 t, b' T& V
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,; b4 i6 ~: t3 ~* T4 o6 o7 {
因此發現實驗室裡面很多東西都很..."返璞歸真",
, }: x3 y1 J/ y# d' v什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
, N8 X- N" t3 [
$ ?, @. T, y( c當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
: V; t. y2 z& s% L& t5 f6 m. O# f而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,% _4 X4 ^, n, o6 }+ C' _
resume連看都不看就reject了的原因吧.
2 o9 G) l: C& W& {而這也是為什麼我踏上這條路的原因..." h. @3 y+ S- U& s/ e* p/ J% I
我只能說...這真是有夠辛苦...5 L: M/ y, \ C: e8 a
7 N7 ]0 X; O( K2 r1 @ ^ h從各位版主這裡學到了很多東西呢!5 |* E: t4 E! _6 E; o9 n
希望自己也能早日為大家貢獻點什麼...8 U/ \9 H0 l, q( _# Y
' a- x2 s# d* c4 p# @# N謝謝各位先進的幫助!! |
評分
-
查看全部評分
|