|
回復 #11 ianme 的帖子
版主您好:
! G7 c' v( `% u" ?) K7 J7 \4 j7 ?- E7 O- |
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:
8 o+ R: W! E3 q' l2 r7 y: S. c/ }"照啊!"...這的確就是我想表達的意思!!4 \; N& H, R2 Q) ?$ y
( w# C; B) @) e7 m! r& P, Q
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
. g K; T8 N5 `2 d% ]' D3 Y2 n在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
2 o5 c( n6 t& G% `* p- G- @的的確確沒有NPN的model哦!
& `5 d( t7 B9 K! {/ _+ u" [6 w4 j) \* o2 m- L& }
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,8 Z, M5 M7 o P- i4 W
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,; S0 p4 M: R7 r8 X \
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
5 G7 d; ^9 N4 I7 R# P4 o+ h我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
/ V1 n, s5 c% N5 @2 N8 e3 G7 I其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,; }$ J9 B) y0 f
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"& Z% Z0 u7 ^" ?6 t5 l
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...3 }0 T! B3 z/ S7 E- f
感恩啦!!) t5 b! s* m3 v
! t {4 Y$ f7 d幾年前我尚在業界服務的時候曾經畫過BJT,6 z% Y2 N( B0 [6 n) f
雖然頻率不高, 但大致上的架構也還記得.+ H# z4 V) ~7 j: d, S8 b A
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,) A' s* B( ?' x% s e3 x4 q1 W
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
! O. Q2 G* S3 \$ @所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
: U9 Q+ i1 n& B* W$ b, @* q當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?1 D, [) `) c( c& W
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,! S4 x7 q7 j( G9 c3 _) f
因此發現實驗室裡面很多東西都很..."返璞歸真", w Y5 t0 k" ?2 _ X
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等... Y+ }8 {( b6 m/ z, x0 H1 @0 n" f
7 A* M. c6 ~7 U" X7 H當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,4 [) j h9 A: d; S2 V! n
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,1 p1 e+ k( x5 f4 C' A
resume連看都不看就reject了的原因吧./ v! \' y. `1 s) e* O0 R" }, ?; i; z
而這也是為什麼我踏上這條路的原因...4 M3 n7 a: w9 \) M; h' p! L4 t# u
我只能說...這真是有夠辛苦...+ m: z& k' R: f z) B) B7 f
K# Y9 }: P' [0 r0 C, T
從各位版主這裡學到了很多東西呢!: V" R2 B5 q8 h3 L
希望自己也能早日為大家貢獻點什麼...
, Z( i- e1 D9 `2 n( k( H2 ?/ \0 l- l ]3 B
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|