CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
閘數隨著增加，伴隨所需之輸入測試樣本也就越
多，而如何在短時間內完成功能驗證(Functional
Verifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
* v, n9 H/ \* H+ K+ J礎。但隨著設計複雜度的增加，傳統RTL電路模擬
, [) O! e* g) o" A方式需要用電腦去計算更多的邏輯閘，需要更多的
模擬時間，以致於模擬驗證成為整個設計流程中最
+ M) m+ l2 V' g9 ^9 a費時的一環，進而成為設計流程的瓶頸。國家晶片
系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
# c* ?6 @+ f& A. P: o. }Aptix公司之System Explorer-MP4CF硬體仿真平台
1 u0 F+ Z8 }4 H0 c6 f作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
仿真平台功能雖強大，但操作流程卻需整合了眾多
( b' q5 ~! T4 t# c  j2 J: K1 {

遊客，如果您要查看本帖隱藏內容請回復

: w2 l: H0 ~1 Q* ~& y
[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]