CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
閘數隨著增加，伴隨所需之輸入測試樣本也就越
. S# S7 W! Z2 q  a- V+ Q" R多，而如何在短時間內完成功能驗證(Functional
, q9 Q: L$ c, a4 C9 g8 B8 [) {Verifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
方式需要用電腦去計算更多的邏輯閘，需要更多的
模擬時間，以致於模擬驗證成為整個設計流程中最
費時的一環，進而成為設計流程的瓶頸。國家晶片
3 C. h6 P( Y- u$ h- W+ D* Z系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
Aptix公司之System Explorer-MP4CF硬體仿真平台
" S' e# }: T0 T* |: Q4 `作為模擬加速器(Simulation Accelerator)，以提供
" {1 a+ p, X' ]1 W, y更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
1 ^1 j0 d6 v, C, f8 G仿真平台功能雖強大，但操作流程卻需整合了眾多
5 n8 `) L; Y0 r& I; H

遊客，如果您要查看本帖隱藏內容請回復

[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?
: E' q+ ^4 `1 j8 n. s; E
看來附檔是國研院刊物的技術報告了

主文是講 Aptix 這一台掛掉一半的平台
雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便
& `+ I2 c3 J: A$ q) f$ ]/ S* u0 t
主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
# z) M' V4 ]7 ?; p& Q2 T; [  D5 {5 g提供了一個軟體可把這個IP給partition到這N棵FPGA
但整個design flow還是要靠ISE及FPGA synthesizer才能work
整個flow感覺有點勞師動眾的

但若設計的IP真有那麼大也不失為一個選擇

只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
所以去學這東東的價值就很值的商確了
2 {, ^" v. i2 ]
% N9 p1 ~6 E1 G[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]