CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
閘數隨著增加，伴隨所需之輸入測試樣本也就越
8 G4 h+ h! l0 J0 ?  j多，而如何在短時間內完成功能驗證(Functional
Verifi cation)就成為整個設計流程的關鍵所在。傳統
% L! [+ ~/ _5 W7 f- Q, W3 H* E$ L電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
/ G3 Y/ {: }7 t% ]7 k方式需要用電腦去計算更多的邏輯閘，需要更多的
模擬時間，以致於模擬驗證成為整個設計流程中最
費時的一環，進而成為設計流程的瓶頸。國家晶片
系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
Aptix公司之System Explorer-MP4CF硬體仿真平台
; G' V- m( _- j7 r2 G作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
  v5 \+ v4 z3 ]9 Z! ?仿真平台功能雖強大，但操作流程卻需整合了眾多
1 D  ~- @$ |6 I$ f5 }& z* l1 {  ?

遊客，如果您要查看本帖隱藏內容請回復

0 W0 _- T, K9 E6 a( j) X2 A
# Z' H; x3 y) v0 X* Z0 l% Y6 f[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

sieg70

what what what what what what what what?
$ s% _! ~8 V/ s2 ~+ x+ _+ l5 Q' f9 f, Z
$ a1 O! f  J* A- v' T- q看來附檔是國研院刊物的技術報告了

主文是講 Aptix 這一台掛掉一半的平台
, {" ~: X7 r; c% v( h雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便

主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
提供了一個軟體可把這個IP給partition到這N棵FPGA
& K8 R& j. o  Y, G但整個design flow還是要靠ISE及FPGA synthesizer才能work
, z' [: f$ X. v" r/ g3 L" O整個flow感覺有點勞師動眾的
2 V6 b; D% O3 C+ V6 A% V
5 [! z. S" v9 @( l% z3 H. n' L4 h( Z但若設計的IP真有那麼大也不失為一個選擇

# Y3 I  Z4 G( b; Y7 @只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
4 y1 w  \4 g  ]* [% m所以去學這東東的價值就很值的商確了
/ {0 e; l  Z- D: Z& J* K
[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it