CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
閘數隨著增加，伴隨所需之輸入測試樣本也就越
多，而如何在短時間內完成功能驗證(Functional
Verifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
6 E" _8 P1 |% ]+ k: q/ F( G" B% X+ E礎。但隨著設計複雜度的增加，傳統RTL電路模擬
) W; [8 l- |; {  p2 Z1 `方式需要用電腦去計算更多的邏輯閘，需要更多的
  i1 t" Y5 K% W0 i" d模擬時間，以致於模擬驗證成為整個設計流程中最
費時的一環，進而成為設計流程的瓶頸。國家晶片
) s8 j) x+ U. v% N' |系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
: W" h7 ]& S3 u" UAptix公司之System Explorer-MP4CF硬體仿真平台
1 }+ _# E& M) r5 @' A作為模擬加速器(Simulation Accelerator)，以提供
9 K0 r9 R) x2 W3 ^更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
6 ]0 N- i! V) e仿真平台功能雖強大，但操作流程卻需整合了眾多

遊客，如果您要查看本帖隱藏內容請回復

& M: p+ m  `+ d, u( q/ U8 w
[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?
; x0 {' X3 S- }; r: t1 B3 x; m
看來附檔是國研院刊物的技術報告了

主文是講 Aptix 這一台掛掉一半的平台
雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便
9 U) b7 `8 d/ B) U/ \! D( ]
主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
* u7 Z# ~/ T+ U1 h# @+ c7 C! o& d提供了一個軟體可把這個IP給partition到這N棵FPGA
但整個design flow還是要靠ISE及FPGA synthesizer才能work
整個flow感覺有點勞師動眾的

. C# w+ {1 {4 m; {4 p) n但若設計的IP真有那麼大也不失為一個選擇
$ o+ o, A8 I# z8 k7 G. _4 _, r' L% ^
只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
7 {' q8 p3 S/ J* v. ^( o+ a所以去學這東東的價值就很值的商確了

" F' w0 `* g& N! j: t  V0 {[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]