應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
% u" \  r" `, \: B& Y, Q複雜度之大幅增加，系統晶片（SoC）及矽智財
（IP）已成為IC 設計領域逐漸流行之趨勢。從
) J" X2 u8 r$ `/ o傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
4 Z) t6 F/ c* t' ^* Q計者會面臨設計複雜度增加，而導致驗證時所需
6 J  ?2 S( I7 D6 }6 `% ~給定的測試輸入數目增加、模擬時間加長、以及
整合不易等諸多挑戰。因此，如何建立一個百萬
邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
能夠有效的加速產品開發週期，同時降低成本、
8 I1 a" e0 L6 B9 M4 Q風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
  G9 j) e2 k* k) e4 ^$ S同時，為降低成本與趕上產品市場的週期，
4 O* |- ~/ K+ L1 C. d/ u& E. c% A許多晶片製造業者轉向求助於具有已驗證過的
Hard IP 及Soft IP 的IP Provider，因為相較之下，
Hard IP 與Soft IP 比較具有彈性，他們不但可以
. @' Z0 y, D  r" h& g% T透過不同的Foundry 廠製造外，還可以經由最佳
% }" j/ L) X/ @* H, p1 {, h化使IP 在產品的表現上更加淋漓盡致。儘管此
做法可以大大的減少新的設計在成本及產品市
0 V" R  y: h" A$ }: Y( ~+ _! b2 ?場週期的風險，但如何能成功的將IP 整合的關
鍵問題仍待克服，因此造成快速雛型技術（Rapid
Prototyping）應運而生。
閱讀權限 10
) S% Y6 S$ c: r5 a

遊客，如果您要查看本帖隱藏內容請回復

遊客，如果您要查看本帖隱藏內容請回復

" V$ H. t; O! v0 L3 B4 e
[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

henseneg

好像是很不錯的文章...下載來看看...感謝分享

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
as far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
product failure