應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
/ f$ u$ w) V3 ^9 ?% [5 n* [- X$ N複雜度之大幅增加，系統晶片（SoC）及矽智財
（IP）已成為IC 設計領域逐漸流行之趨勢。從
傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
- v0 K, A4 n8 N4 s% o' u/ R計者會面臨設計複雜度增加，而導致驗證時所需
0 i% d" u$ x9 @4 J給定的測試輸入數目增加、模擬時間加長、以及
$ M, w7 b+ v" @- t9 f0 R/ s整合不易等諸多挑戰。因此，如何建立一個百萬
+ q+ f! ^5 C) s7 p/ J5 W+ d& y邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
能夠有效的加速產品開發週期，同時降低成本、
風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
同時，為降低成本與趕上產品市場的週期，
許多晶片製造業者轉向求助於具有已驗證過的
: Q# h$ f$ r: S3 ]1 A) ?Hard IP 及Soft IP 的IP Provider，因為相較之下，
Hard IP 與Soft IP 比較具有彈性，他們不但可以
) b  I$ U  W( |7 {. k透過不同的Foundry 廠製造外，還可以經由最佳
  W( L% r5 A9 u3 o; A: M6 J- l3 O化使IP 在產品的表現上更加淋漓盡致。儘管此
  A8 B" z! I0 \+ s! T" I. D做法可以大大的減少新的設計在成本及產品市
* F! c& Z: b9 a- }場週期的風險，但如何能成功的將IP 整合的關
& \( h" u2 J, ?, t$ }鍵問題仍待克服，因此造成快速雛型技術（Rapid
5 g+ m% k! V9 iPrototyping）應運而生。
閱讀權限 10
/ G2 S. w% x- U1 ?6 `

遊客，如果您要查看本帖隱藏內容請回復

" ^1 o; j4 Q3 }) ], H

遊客，如果您要查看本帖隱藏內容請回復

$ A) _; O$ w# ?
4 u9 \4 W2 |; ~7 b. O[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
as far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
( n. M, d, D* h$ e6 oproduct failure

henseneg

好像是很不錯的文章...下載來看看...感謝分享