應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
! u" T( J) w0 s+ K4 G/ }1 G複雜度之大幅增加，系統晶片（SoC）及矽智財
% m( x( [% m% `$ c（IP）已成為IC 設計領域逐漸流行之趨勢。從
5 M% [) x6 {$ }1 D/ |1 [傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
計者會面臨設計複雜度增加，而導致驗證時所需
0 k6 d" z! \; @1 `7 H給定的測試輸入數目增加、模擬時間加長、以及
整合不易等諸多挑戰。因此，如何建立一個百萬
( T1 ^, ^! E+ o) g3 u4 d% ?邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
能夠有效的加速產品開發週期，同時降低成本、
5 l3 x4 W4 T4 I9 l# t! |1 G# J: z風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
! p5 S. h- W% C" a同時，為降低成本與趕上產品市場的週期，
許多晶片製造業者轉向求助於具有已驗證過的
Hard IP 及Soft IP 的IP Provider，因為相較之下，
9 Y  h# Y9 j0 ?- }2 b) J0 q4 b& y5 GHard IP 與Soft IP 比較具有彈性，他們不但可以
" t! C9 @& v1 U( I, @/ F* }透過不同的Foundry 廠製造外，還可以經由最佳
化使IP 在產品的表現上更加淋漓盡致。儘管此
5 `2 @, N/ j, i5 ]: B做法可以大大的減少新的設計在成本及產品市
3 T9 i) e+ _* D. q4 a場週期的風險，但如何能成功的將IP 整合的關
& j- D2 D  H) G+ X( C1 {+ u鍵問題仍待克服，因此造成快速雛型技術（Rapid
Prototyping）應運而生。
' B1 d' _* y2 \閱讀權限 10

遊客，如果您要查看本帖隱藏內容請回復

- K' f% i  [7 i. Y

遊客，如果您要查看本帖隱藏內容請回復

, |& s# ]$ X" U* r( W
5 y) G1 H! B  L) t6 |, S[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
as far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
product failure

henseneg

好像是很不錯的文章...下載來看看...感謝分享