|
原帖由 masonchung 於 2007-5-11 09:06 PM 發表
4 P2 B* L% o: G$ B e G把軟體和硬體所能做的事混在一起的話,好像就弄不清楚囉∼" h+ N6 x( T& R0 F( W3 _2 P* B; i
1. ==> 軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值
: e. u0 E$ k8 F2. ==> 硬體設計解決
: b6 L- ?& E! F# ^7 H( |3. 這個還需配合Latch Enable 的訊號 ... 6 k0 A- H. M: S; C, N/ p- g# D
! a; ^3 V, U( L% o- t4 u板主大大您好
! O" s3 F6 r5 ~ }! D% L; p3 k6 M& o# P
我還是不明白"軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值"
4 |& O! V" a6 I的意思: y+ R: l' C( {7 a
% q: q; ?3 O" ~# y; ?: j假設用51來控制8254,且51的系統CLK與8254的CLK不同步,
+ h I1 @: D" ^. |1 A: J; u當51下鎖住命令時8254的CLK還是繼續在跑阿,51根本不知道
) ~6 ~) p4 j- y0 c$ r8254的CLOCK現在是什麼狀況,不會有剛好鎖到不確定值的狀況嗎???
, u8 X/ ~! v8 H; ?! j7 _(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)* Q. D0 w$ Q3 l1 B
: i* d$ Z$ C7 ~+ |# a0 T4 m" Z4 u/ g2 u; s. _7 F; b5 U% l
可惜8254的DATASHEET裡面沒有詳細完整的內部構造電路圖, J* D; u5 I6 I- |5 e
A3 s8 S3 S3 G e9 g: a3 Y% Y我以前有用VHDL來寫8254的功能,可是在LATCH這部分的控制總覺得怪怪的
5 m$ z3 ^- i+ |3 H2 L! ]: { i上GOOGLE搜尋也找不到相關的詳細參考電路或設計 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
評分
-
查看全部評分
|