|
各位先進大家好,在進行編譯前我想先連結Xilinx的元件庫路徑如下 C:\Xilinx\verilog\src\simprims 然後再進行編譯
; ^% P L2 T/ x" l所以我該在下列註解列內 怎麼寫才能自動連結到該元件庫
5 }9 T8 _9 |" U8 L+ \% Xquit -sim4 I* F/ P$ K% i) z0 T; J
cd D:/QUEUERAM
9 Y% R# Z% ], U' O--do run.do% E6 P8 y" j+ h# w0 z1 x
7 Q- B4 R( q1 ^5 I- zvlib work
|9 o( _1 G3 s2 [; _$ Lvmap work work) t I, P o" h9 o/ P- B0 H
' q* R* }$ R# z/ i" P//*****************' ?2 G( k( z7 E: I1 p7 v
C:/Xilinx/verilog/src/simprims* I1 ?) m$ H( e2 u
$ S9 F' W" w* h( p* ]0 [******************//
; g+ {/ W7 a+ _5 J: @/ ]vlog QUEUERAM.v6 Q/ w1 _$ h) q/ h8 B# ^5 v
vlog Queue_By_RAM_timesim.v$ \3 u; Z1 @. x% F3 C+ \% c; P
vlog testbench_QUEUERAM.v9 G" A; k, V8 b- s k4 w/ q
7 t# O; C k) `5 Cvsim work.t work.glbl( E; A6 N: z* H+ `( x2 E
7 x" x3 v. L0 v3 @--add wave *6 Y: i2 p1 K9 W( s" B% i
# n/ ^+ s( k: H/ z/ X
run -all
# _% e! Y4 t! R- ~
' X% q: ]+ E8 f4 L5 I4 p! m# E; O3 s. A. V
) @4 i+ Q5 n# [; ?$ G# O- J
: [+ u4 N7 E! n a1 }" ^. N麻煩大家了,謝謝 |
|