如何計算Dual-path PLL loop bandwidth?

neterlin

Hi,
" X  |- o5 s; ]( f6 v; Z* N   有人做過Dual path架構的PLL嗎?loop BW該如何用手算?

hawka

我直覺的想法就是把兩者的tansform function相加
- i  c, h" a: J9 j7 ~4 M[Kch1*((R1)//(1/SC1))*Kosc1+Kch2*(1/SC2)*Kosc2]*(1/S)
3 f/ P; F) l6 L; h7 F求得BA(s)
# Y0 f! T9 q8 ^3 s& ~5 Q1 ]2 O# O0 d再來推導其BW
/ H# ]( ]- \: p$ F! I* w* e- V由上式會產生一在原點及1/R1C1之兩個pole, 另會產生一個zero
為求穩定zero須在pole之間

9 ]$ X: w- Q3 {' n( n2 M' W以上為個人一點淺見
如有錯誤, 還請指教

afor

可能還是要看spec的需求,若可以的話
應該在某些條件下,可以簡化成只有一個迴路
那就可以簡化成傳統的PLL

mmtx

如果我沒想錯,這應該也可叫做two-point modulation.
% E9 _: T6 I% g  g( ]# b可以說是low-pass(kch1)和high-pass(kch2)兩個loop.
LP是locking frequency,HP是introduce mdoulation,
所以基本上LP path的BW要和HP path的BW一樣,3dB cutoff freq.
要設計成一樣,這樣就能保證flat frequency response in whole loop.

至於loop BW的計算就是trade-off between phase noise requirement
1 r# K0 j5 i' }and modulation quality depending on the application.