10 Chipcoin
有沒人有類似這個的疑問?
7 i7 X \5 a" ]3 q% b Can someone tell what are the different EDA tools that exists? 4 H3 w, Q) v: U! m& T' ~4 K8 X
1 g. l% N7 ~% ` s/ R0 x
本版這些主題(投票、討論)你都看過了嗎?& f7 d5 m1 Q6 K# c; l! Z q
' ]+ T; `8 y5 X# K6 }; z0 E EDA戰雲密佈!RD戰力分析?
1 e7 x+ e/ v8 i; t L 實現65 nm設計需要購買哪些DFM工具?
$ c4 @8 _# B) R7 z DFT 使用工具調查 DFM 工具戰力分析
! x+ Q4 _8 u5 I h! L Cadence軟體工具介紹 Synopsys軟體工具簡介
$ f- [' ]1 @' t' K: B4 h* o 預測2007年十大熱門EDA議題
/ O# Q; @8 c5 F
; J0 _5 \& u* ~+ Z! F) n8 Q EDA Innovation through Merger and Acquisitions , e6 g2 ?. a1 o/ K6 `8 b
; u! Z n3 h+ b* L2 ]: |
% I: Y z ?. D; H L& G# \8 B ) q: x+ }/ y+ E! W3 Z$ Z y. ~0 ~3 @
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?0 h- m" U: _5 |! h; b/ h
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
8 T' Z2 R; L: K( ?$ A$ I
. {1 O& v. ?/ ^+ Z 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論: `0 j) n+ B+ f3 z$ x" m1 x8 k. D
$ Y7 a0 \6 v8 [ _- \+ m% s+ P' c
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?5 O: O+ W) |) K
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? $ O# A) ~# q# u2 H
3.激勵方案:也許...
/ Z. N. d0 r) o0 x+ i2 |) a Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...2 c* X3 y0 k; v* T* I/ b: K
chip123 在沒有 APR 討論區 : 6 P; O& V0 B( ?
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
' j7 O1 o) m! |
* A8 |; p Y" a, l3 F" g% W chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
- I$ C: g/ G, s" `" ]) b
4 B& C+ M; ]2 p' l; f EDA 電子設計自動化
1 |5 ^% I8 I0 P: Z7 z8 ` Ø ESL設計與模擬design & simulation - M. f- T" A: I- o
Ø RTLsimulation 7 o; n, W* p& z- V
Ø 邏輯合成 Logic synthesis
2 d I5 m3 }$ f8 }" j Ø IC 實現 (Implementation)
% L- P. R F! ]* T: [6 c6 j+ ^: f Ø 定製佈局和佈線 Custom layout 0 I+ L# j( ]7 M4 s/ A
Ø 設計規則校驗 Design Rule check % \# N7 [5 L% R- U o/ o* W9 {+ y
Ø 解析度增強 (RET) 技術 8 |' T+ {6 T3 S7 q! [4 p
Ø PCB 版圖工具 layout tool
; X& J5 T: @0 O( k Ø FPGA 整合
. n. C4 R7 h- d/ d* \" ~9 G1 w1 j
$ T: a+ H4 o) r EDA Tools 的次分類 $ J; H2 j" T/ S4 |( P9 c# d- X
z: ]& c- H/ M+ ]- b
RF Simulator ( Xpedion ) 9 f8 I9 e6 X2 a1 C2 E5 P: [
Transistor-Level Debug System ( Sandwork )
9 l7 F4 }8 ?/ q Project & IP Management ( Synchronicity ) ) D) V1 q5 l! \! T
HDL Simulator and Designer Series ( Mentor ) $ K4 B D8 }, `" P6 @) t
Characterization ( Magma's Silicon Correlation Division )
M }5 c' E/ b0 S' U9 T) y: q- b, n PCB Layout & Signal Integrity ( Mentor )
3 F! Q1 Q' Q! B5 j& o Physical Synthesis and Prototyping System ( Sierra Design )
" u4 U8 j7 F7 u5 `" ?, W& q Automatic Constraints Generation ( FishTail )
' C9 o, Z# f# Z" Q" y* M1 d Verification and Emulation ( EVE ) 6 q, f$ r9 Q# ?7 V$ K: g& K/ M
Power Analysis ( Sequence ) 7 F' {4 F# I. O) d4 ~ Y5 P* \* G1 l
Integration of OrCAD & PADS PowerPCB ( Precience )
. `/ S! c! S9 e# z Component Obsolescence & Supplier Management ( Precience ) " d0 q G' L! F
PCB CAM ( WISE Software )
# s5 |' D! x- p7 ?' C" ?' Q
6 e }0 f& @& M$ m5 U EDA環構服務 9 ~' O3 F# V2 i+ f
http://www.nspark.org.tw/nspark/EdaServiceAction.do
8 G1 w# ]7 u9 Q3 u- b1 d' [
我來回答