10 Chipcoin
有沒人有類似這個的疑問?
/ N; {) W: [7 Y3 X( B0 p5 D& M Can someone tell what are the different EDA tools that exists? \2 Y" n$ y3 C5 t1 D6 P" t' d' i
. n$ c9 V% I D7 n
本版這些主題(投票、討論)你都看過了嗎?
6 R1 G" q/ t8 b- F6 t + i# m& G. ]. A" N- ^
EDA戰雲密佈!RD戰力分析?
% b2 o0 K) L/ {5 B$ f) f9 R0 O 實現65 nm設計需要購買哪些DFM工具?
2 T7 H T9 y$ W& w1 p4 g) W& B DFT 使用工具調查 DFM 工具戰力分析 ) F7 s, f* y5 `2 H( ]2 G& S1 W5 O
Cadence軟體工具介紹 Synopsys軟體工具簡介 % m2 m0 G. s& Q5 i0 @4 k, M
預測2007年十大熱門EDA議題 1 x) Q9 C- |1 i3 ~" n- ~& [
' r S# p& G: o2 s EDA Innovation through Merger and Acquisitions
- T4 ?8 Q2 O- f) b1 s8 R
. k7 T. I I2 d
) G. l; D$ b2 Z5 q' ]& N+ H
/ x4 z, I. E/ v; I 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?0 o6 Z: Y( G' g" V
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
6 Z! F3 D: Y: J, q! ?
+ \' K% i( Y5 ~2 V V 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
9 W1 |% L! K. m3 W : c( S1 `, \& d) Z6 u$ P* }3 q
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
( G% n( C& x- r 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
& ~$ r6 }7 z# b 3.激勵方案:也許...
Q" W& L7 l3 E# M Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
# S2 i% t( O9 K* H- y4 | chip123 在沒有 APR 討論區 : . C' I" X% \5 j0 K& v w; v! A
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. ( s% `3 W! y4 ~4 L" e- H8 u
! W% }* V# u' X+ v chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? ' {9 q J) j9 g( X$ o O
& ]- e4 d \/ X EDA 電子設計自動化
F8 I( p' e3 _" o0 y( [ Ø ESL設計與模擬design & simulation ( H3 t+ X# c( ]9 H2 Q
Ø RTLsimulation
. w' ]$ L, s1 u# X7 w. e! i Ø 邏輯合成 Logic synthesis
, k2 d. c0 r5 q6 U5 B! s Ø IC 實現 (Implementation) - E6 P* Q7 ^. z
Ø 定製佈局和佈線 Custom layout
# e4 t1 U, B" D' _& W: a0 d Ø 設計規則校驗 Design Rule check 1 c6 y6 R1 X( s2 J
Ø 解析度增強 (RET) 技術
% t+ ^5 {+ b' M Ø PCB 版圖工具 layout tool 8 s# J7 O; x1 V& ~
Ø FPGA 整合
0 {) \$ P9 _, z# q; q ) a) c+ P! O; U
EDA Tools 的次分類 6 k \" h) y2 b, r
, ^- H. A: S; }" I L; Z9 o4 p7 Y
RF Simulator ( Xpedion )
% H l; u I& ^( N( G0 I5 \1 G1 F Transistor-Level Debug System ( Sandwork ) $ n) J9 C; ?# y$ p& a* g* q$ O6 c
Project & IP Management ( Synchronicity )
7 D" m' p, ]/ Z$ w1 R HDL Simulator and Designer Series ( Mentor ) 3 u$ n4 h% v' ~* M0 f
Characterization ( Magma's Silicon Correlation Division ) 3 E% y/ D' l6 q" p* D+ c% `
PCB Layout & Signal Integrity ( Mentor )
( K1 U/ t! N1 s) |% J, g( H Physical Synthesis and Prototyping System ( Sierra Design ) 0 ?7 I5 i( [. }# n& |8 |: O
Automatic Constraints Generation ( FishTail ) ) ~; W! K7 t) |: |( x6 X" ^ J" ^% a" x
Verification and Emulation ( EVE ) # }* ]1 \ _6 y
Power Analysis ( Sequence ) ( u- h" g) h+ f2 S1 C2 x7 i" u
Integration of OrCAD & PADS PowerPCB ( Precience )
+ |: z& ]/ K6 j- m/ {0 `* y Component Obsolescence & Supplier Management ( Precience )
1 f# c T J+ s! ]: z* C- K PCB CAM ( WISE Software ) / A6 T2 K7 P8 j+ o ]9 Z
8 t) u2 o j! Q2 | EDA環構服務
- y2 z; p) H% O9 b! g$ t http://www.nspark.org.tw/nspark/EdaServiceAction.do
; q* D$ h6 d! F) C; X; D( \
我來回答