10 Chipcoin
有沒人有類似這個的疑問?: i* C; N7 l- z2 }! U. W# H" C1 f
Can someone tell what are the different EDA tools that exists?
! }. C3 K9 _7 g
6 a( @% i/ U; E2 C! g, j 本版這些主題(投票、討論)你都看過了嗎?
* ?4 i1 Q% L* ^6 t7 @' s% w3 A9 k $ V1 A& c* [8 {4 n* f& s, ]- F; N3 J
EDA戰雲密佈!RD戰力分析? : N3 J( Q1 }+ o$ m8 m! _4 i
實現65 nm設計需要購買哪些DFM工具?
- o8 m" l- ~* Q O9 @9 d' k DFT 使用工具調查 DFM 工具戰力分析 * \9 L, l- @9 a& C; O0 f
Cadence軟體工具介紹 Synopsys軟體工具簡介
5 q/ V3 d, J6 }4 y 預測2007年十大熱門EDA議題
+ A0 I7 F' [" w; ` 1 t" s& H8 a! ?! |) I
EDA Innovation through Merger and Acquisitions
/ L. U. w1 O) v% Q* u& O1 k
6 b1 X" S( {: ^% x$ {
" m& w( H. F4 J& p& }
D: ]' U8 v Q7 q$ _8 }" P 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
; U% Q. P- H/ y; f) I 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
( X1 Z; I; Q" x( y+ |- n' T - U! \' D6 W+ r Y8 e) t. s4 R
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
$ I5 J; r c, K* e; s& V
6 ?6 _( G2 u; b2 }5 e 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
- ~9 D# L5 L! i& \7 N 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
3 v, r- s5 e3 C 3.激勵方案:也許...
8 ]; w7 g/ A8 | q% a Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法..." r8 w& _3 J; `% Q
chip123 在沒有 APR 討論區 : 9 E# p8 H) C6 H: C/ W; W
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. 5 _0 {5 S0 _7 x& J+ V) o% x
: I, A& C( s' U# V( @ U- W+ I
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
9 c2 k, v1 O# k$ i+ l
) i C: }4 f" L% C) h2 \ EDA 電子設計自動化
J. `# D: _3 o# P" N Ø ESL設計與模擬design & simulation
" Q6 `. V: i# C. `4 P0 H0 ~ Ø RTLsimulation 4 L: | V! h" t/ a6 M
Ø 邏輯合成 Logic synthesis
8 j( d' N1 v* G, f Y* W Ø IC 實現 (Implementation) 2 A: K3 I( z9 s6 u
Ø 定製佈局和佈線 Custom layout
- d: {1 [/ L, s8 [+ i Ø 設計規則校驗 Design Rule check
/ Y9 g+ g+ v" Y$ Z. y Ø 解析度增強 (RET) 技術 ; B& J$ y& h* B
Ø PCB 版圖工具 layout tool
# ^: r" `2 H6 E( N Ø FPGA 整合
3 j5 B& B3 q ^* B7 L1 @5 Z
- }$ V/ l9 n+ k* X1 R3 L! f EDA Tools 的次分類 / J* Z- l- s7 D- }5 r# |, J! i
U# | [% k5 \% }
RF Simulator ( Xpedion )
E" i& N" X) N2 p8 i) N2 k2 w8 K Transistor-Level Debug System ( Sandwork ) ! ~" s& _2 j7 m+ m8 _
Project & IP Management ( Synchronicity )
5 v) d5 r/ M( W HDL Simulator and Designer Series ( Mentor ) ' _0 m" h% h. A; W0 h( s) o5 ^
Characterization ( Magma's Silicon Correlation Division )
2 ]; w+ U) a" Y0 `' ^; V% A. s PCB Layout & Signal Integrity ( Mentor )
' y1 H3 x' U, ^, U a7 g/ ~+ f Physical Synthesis and Prototyping System ( Sierra Design )
, |& V: ~: [& _2 w- ` Automatic Constraints Generation ( FishTail )
5 L2 r5 U% k1 x# h7 c( u* X( c Verification and Emulation ( EVE ) : R# k z3 Y$ M+ _% O
Power Analysis ( Sequence )
# ~2 V( o2 E' k3 ?: I Integration of OrCAD & PADS PowerPCB ( Precience )
- V" v2 Z5 n& C! d# d6 k, G1 o Component Obsolescence & Supplier Management ( Precience )
0 D* @. n: _3 |5 h% _, p, R6 v" \& @ PCB CAM ( WISE Software )
: t$ [' @; T1 t6 w9 ]5 u/ Z % N+ c' b( l$ b$ Z6 k2 o
EDA環構服務
1 s( e/ o: v: i. O2 q3 N+ N http://www.nspark.org.tw/nspark/EdaServiceAction.do : Z7 l# i; U% y# n' q9 H
我來回答