10 Chipcoin
有沒人有類似這個的疑問?( X% h7 {* T. G% j/ I* z
Can someone tell what are the different EDA tools that exists?
) `& o+ i* u, V: b6 C& m 5 z7 A& R+ [+ ~: G
本版這些主題(投票、討論)你都看過了嗎?
1 M, L% w4 u' h% n& Q7 Q1 k: J. h $ q. P; Q, s& X. a ?
EDA戰雲密佈!RD戰力分析? . s6 ~6 \, G* D$ M
實現65 nm設計需要購買哪些DFM工具? 7 Q9 K6 I. _+ c) j4 c
DFT 使用工具調查 DFM 工具戰力分析
; a$ _6 @% G+ G Cadence軟體工具介紹 Synopsys軟體工具簡介
( Q; I3 S; _' j- Y1 u% ], _ 預測2007年十大熱門EDA議題 # V4 m! j/ ?" `" i. V9 s+ [
0 O0 K9 B% e3 l& C7 Q5 b7 I
EDA Innovation through Merger and Acquisitions
9 i M3 m1 B) Y! g* F 2 @' u# C! Q; Q: x% t
2 W! I# S# z' r/ c
9 I: W! w+ P8 {9 Y9 x' i1 Q3 O, ? 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?0 N- w+ p+ a1 V( A! Y7 h
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : , `: B/ J, n0 a9 W
! X9 z- C8 k5 r3 K. @ B# {+ Q- u( V
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
[8 Q# i" L: n/ h: U% L4 `* {" S 2 _2 {& a1 x6 L1 v8 p: J
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?3 n8 [7 [/ M; C. w& F7 f7 W# Y( w
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
6 P @4 R4 t3 r& R, | 3.激勵方案:也許...
$ M2 L& i# h& M9 _9 a Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
* u% M8 I: a3 o, i$ n" w0 ~( y chip123 在沒有 APR 討論區 : * n1 z, ~- Q' G! ]5 B" V
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
% Z, A$ I$ \0 j$ K) m$ B r+ _% z) L. @% G o' H
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
, N; l" V, A+ F3 Y8 L) r) m$ T) P
) K Q- [; A7 h" z EDA 電子設計自動化 " u( W1 L3 a, y9 k7 A& N& M
Ø ESL設計與模擬design & simulation
8 s9 H8 Y" t& b$ C5 x# W+ K3 o9 O Ø RTLsimulation
! _) b5 l$ F$ S! m' L Ø 邏輯合成 Logic synthesis
9 d9 X+ |2 K! B) h9 z7 T Ø IC 實現 (Implementation)
0 i9 c( L! R: o' L l" @% b Ø 定製佈局和佈線 Custom layout
8 m* [; \$ T) z Ø 設計規則校驗 Design Rule check 5 d, q+ F% a& U) L
Ø 解析度增強 (RET) 技術
4 U- N+ _) q1 R! g) ] Ø PCB 版圖工具 layout tool , b& c- x2 Y' H
Ø FPGA 整合
0 Q% n, H& w+ o: z' Q- `0 O3 o
" P! D3 g: M: ?7 E# _* l EDA Tools 的次分類 " `, H3 w, n! } z( n" Y' x
! Z. o# s/ l. b
RF Simulator ( Xpedion ) 5 u6 ~ ]/ @6 g e
Transistor-Level Debug System ( Sandwork ) 1 F f' a% P3 g5 O" ?' ^5 [0 k4 J
Project & IP Management ( Synchronicity ) ; W0 N/ Q% S7 B
HDL Simulator and Designer Series ( Mentor )
4 a j' H2 `9 q5 B* ]' P. d {, D Characterization ( Magma's Silicon Correlation Division ) 1 e+ \2 [ i" H1 [8 P; n
PCB Layout & Signal Integrity ( Mentor ) , U/ a* ~& x3 t
Physical Synthesis and Prototyping System ( Sierra Design )
! s J$ d. C, f8 |+ [ `* G s Automatic Constraints Generation ( FishTail )
* J1 l; j7 f9 A; G" H: M# { Verification and Emulation ( EVE ) 6 t5 _! w9 J3 U
Power Analysis ( Sequence )
9 G* @; W& I H6 T3 @% o Integration of OrCAD & PADS PowerPCB ( Precience ) $ @ I. o3 N. F2 k
Component Obsolescence & Supplier Management ( Precience ) " K* E0 c. O! ]. W: `+ K) g, @
PCB CAM ( WISE Software ) " z, @. H$ c8 x! @( }& D
" }" s" d1 w4 I: O! C
EDA環構服務 7 d! Z B5 F, P8 }6 l5 j- J0 e
http://www.nspark.org.tw/nspark/EdaServiceAction.do 7 l( v# C- g$ [# k- h
我來回答