10 Chipcoin
有沒人有類似這個的疑問?
8 T( f* i$ m) |0 e! t i* h7 Y9 b Can someone tell what are the different EDA tools that exists?
% X) L" s1 n' D" q
$ B6 m' r0 q: o; N& U 本版這些主題(投票、討論)你都看過了嗎?
1 o8 w$ W! i. q5 E# X) d" m
) o: k1 f; Z" m2 q: k EDA戰雲密佈!RD戰力分析? , }+ l* `3 F6 N6 e/ ~
實現65 nm設計需要購買哪些DFM工具?
5 H8 \/ u$ `8 X3 V DFT 使用工具調查 DFM 工具戰力分析 , G- ]# i* i6 H4 t: W" _
Cadence軟體工具介紹 Synopsys軟體工具簡介 0 `5 M) }$ G+ D! _& h2 @# L
預測2007年十大熱門EDA議題 7 n( P, e6 S8 j# {7 Y7 s
/ m! b' I/ Q) V EDA Innovation through Merger and Acquisitions
# L' k9 b! h9 ]6 |' p+ q ! Y5 ?7 M# V$ F3 v2 [$ f9 ^' Q
' N# T4 L H& e2 J$ C/ f% r. _8 ] 2 [% z' i3 x# x4 k, Q
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
. s# S. k. O/ d! p( ^ 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : 9 q( {2 j7 p6 d( V
5 O8 s d+ m- ]; J5 U$ k; }# D 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:8 ^1 y5 N5 |# _" B& M
3 u) w+ y/ V- |9 P* B& y' D, B 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?& e/ m O% M- K; A) ~
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
9 |9 V* A- a: L2 F 3.激勵方案:也許...
: V1 o; W% C( Y) L# V. N0 _ Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
' c _; O! s- A- g. M. y chip123 在沒有 APR 討論區 :
7 p. r0 M$ z8 `8 V% w Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
7 Q4 `2 f* q& @: f+ X
" S' q0 B9 l2 Z& C- u, R, A( ~ chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 2 o. J9 |4 |: s# n/ n* P' {
+ l1 B5 z" U+ B5 g* d2 f EDA 電子設計自動化 & k( }7 ? l$ A3 q1 a0 g1 t
Ø ESL設計與模擬design & simulation
2 u) |) w7 J& m Ø RTLsimulation + z. a/ R' I. Y3 G
Ø 邏輯合成 Logic synthesis
1 l- @. m4 |0 h: P5 I7 { Ø IC 實現 (Implementation) + ?( A% ^/ t& D
Ø 定製佈局和佈線 Custom layout
) |9 v7 d; w8 A$ o: ] Ø 設計規則校驗 Design Rule check ; }5 Z' d' Z" w) Z/ _
Ø 解析度增強 (RET) 技術
- n. U- a4 s, G! P2 z+ c' i6 c Ø PCB 版圖工具 layout tool ( G0 s9 W8 F$ Y% }& n( S* K4 q
Ø FPGA 整合 : u: v( q& Y P6 B$ r7 M+ C. U. I
- ?2 p$ @/ n) q EDA Tools 的次分類
- N$ D/ V) Z' ~' F 8 U. p' m+ _1 I" A
RF Simulator ( Xpedion ) ! `; D7 @5 ^) m; j* |* U
Transistor-Level Debug System ( Sandwork ) 3 F, X9 @. `) ^5 ]- W" n' Y5 X
Project & IP Management ( Synchronicity )
: L5 \) x: l; @/ G3 k6 F HDL Simulator and Designer Series ( Mentor ) : x, f: r8 o# R! D1 z
Characterization ( Magma's Silicon Correlation Division ) 1 h1 \3 w3 @6 P# J ?7 `3 k
PCB Layout & Signal Integrity ( Mentor ) $ t* Z* e- V$ B) x5 p
Physical Synthesis and Prototyping System ( Sierra Design ) % l1 h$ @ }3 P3 V `: l C1 f
Automatic Constraints Generation ( FishTail )
4 _: s: o) d; D Verification and Emulation ( EVE )
. R; m- }) r' j6 W0 O7 g! K Power Analysis ( Sequence ) , o& `- N; Y& ~" i/ p
Integration of OrCAD & PADS PowerPCB ( Precience )
' }$ ?3 j% j: m2 |, r Component Obsolescence & Supplier Management ( Precience ) 8 o' ~# G; [: _5 X2 |2 i* Z3 p
PCB CAM ( WISE Software ) , W5 b3 ~( S5 B8 I# B5 z
7 b0 t# L; f5 K1 N
EDA環構服務 3 G/ G, r& I3 S, |3 w$ t% }/ X- ]
http://www.nspark.org.tw/nspark/EdaServiceAction.do
* p5 ]3 p! c9 T
我來回答