SOC驗證！大家都用什麼語言？

jiming

哪些公司在用SystemC做???

: w2 U& e' p+ T  aCurrently, there are 4 following types of languages...
3 _% x7 x; {" K" `9 K
* y' X  w" Z0 B% M

遊客，如果您要查看本帖隱藏內容請回復

masonchung

SystemC 在 ConvergenSC , SOC Designer 都有強力的支援
- N/ k% c: _5 n7 _8 w% b6 X這屬於ESL design , HW/SW Co-sim at the same platform.

hgby2209

感覺 systemverilog 不錯, 雖然還沒開始使用, 不過我有聽過幾次相關的研討會,
覺得 Systemverilog Assertion 會對較複雜的 Design 做 Function Simulation
8 b& i/ e% U3 c3 F# N3 f( f/ h很有幫助...
1 A2 x) R5 A! D0 |# i) I" b: Y: a據我所知 support systemverilog 的 Tools 如下:
MentorGraphics --- Questasim (如果不 run system verilog 也可當 Modelsim run)
Synopsys -- VCS
' h6 G2 G; p# a8 H' @% bCadence -- IUS (NCSim)

phoenixfeng

我们还在用verilog，不过正转向system verilog的阵营，估计其他的验证语言不会存活太长时间了

chungyuan

投 System Verilog 一票
5 h8 `( e, H0 K8 ?( x) I不過 simulator 支援的步調稍嫌慢了點
加油吧 EDA Vendors　

sendra

現在學校的老師很多都用SystemC了.......................

gengwd

我会投SystemC一票，在HW/RW协同设计时，SystemC 有灵活性，目前在建模方面SystemC有优势!

vinvv

System C吧
0 f% [! p; D4 V7 D3 [學校好像也都強力在推
3 G# ]5 K4 \3 p5 e' h開課也是如此
感覺還滿有發展潛力的

nanosoc

systemverilog, coverage dirven verification

tk02561

ARM與Synopsys擴大合作關係 達成以ARM架構為基礎之 SoC的功耗及效能之最佳化 並加速相關設計和驗證
. J% B& Y  a4 }* @& i/ W
4 R# v( D( p! J0 ]重點摘要：
, o& Z0 ?" w4 g" u·         兩業界領導廠商擴大合作關係，嘉惠ARM合作夥伴生態系之共同客戶
  \( ?0 M2 G& m; k·         新思科技(Synopsys)取得節能高效ARM IP的多年授權協定
·         透過新思科技Galaxy™實作平台及ARM Artisan® Physical IP及POP™技術為ARM® Cortex™處理器，提供最佳功耗及效能的方法論
·         新思科技下世代Discovery™驗證IP (VIP)整合新測試、檢查和驗證功能，加速AMBA® 4 ACE™ SoC的驗證  
# h4 I$ ~) F  O" `6 J/ Q* l, L
+ M& U: S! p9 W9 ~0 A; o7 j, V; {(2012年8月29日) ARM及新思科技(Synopsys)簽訂一項多年期協定，進一步擴大新思科技(Synopsys)使用ARM矽智財(IP)的權利。雙方將擴展合作關係，讓SoC設計人員透過新思科技Galaxy實作平台及Discovery VIP達成以ARM架構為基礎之 SoC功耗及效能的最佳化，同時降低成本並加速上市時程。新的協定乃以先前EDA工具及ARM Cortex-A15處理器授權協定為基礎，允許新思科技取得一系列Cortex處理器的使用權利，包括執行ARM big.LITTLE™處理的技術、ARM Artisan實體IP、用於Cortex處理器實作的POP技術，以及CoreLink™互聯(interconnect)和AMBA 4 ACE系統IP。
% |4 }9 G9 O# [! ^/ O  l1 f: s! e
藉由雙方的擴大合作將最新的ARM技術納入合作範疇中，新思科技得以為ARM處理子系統的實作和驗證開發並提供最適工具和方法論，而ARM也能藉此強化其IP。雙方的合作旨在滿足設計人員對SoC節能高效的極致需求。例如，ARM big.LITTLE處理作業將Cortex-A15 MPCore™和Cortex-A7 MPCore處理器與ARM CoreLink CCI-400高速緩存一致性互聯(cache coherent interconnect)相接合，以便針對每項任務讓軟體無接縫移轉至最適處理器中。就一般工作量而言，這樣的模式可節省70%的處理器耗能。

tk02561

ARM執行副總裁暨處理器部門及實體IP部門總經理Simon Segars表示：「面對競爭日益激烈的市場環境，業界兩大領導廠商攜手合作提供最佳解決方案，以加速設計流程並提升功耗及效能表現，此舉將可有效協助設計開發ARM 架構為基礎之SoC合作夥伴。而擴大新思科技採用ARM IP的權利，雙方彼此的客戶將受惠於簡化的設計及驗證流程，進而達到快速上市時程。」
8 s" Y: W/ p# r" K: z; x
透過ARM和新思科技的專業合作，優化的實作流程將利用新思科技的Galaxy工具和方法論以及ARM Artisan實體IP和POP解決方案，協助設計人員加速開發以Cortex-A9、Cortex-A15和Cortex-A7處理器為基礎的設計，並提升效能及功耗的表現。該解決方案亦搭配針對ARM big.LITTLE處理的新思科技Virtualizer™ Design Kit (VDK)以及針對AMBA 4 ACE規格的Discovery 驗證IP及通訊協定分析器(Protocol Analyzer)。

* K3 e' J$ L  w6 y除了結合新思科技的Galaxy工具與優化ARM處理器方法論，設計人員也可利用新思科技的Lynx Design System透過經投片驗證的SoC層級實作流程，執行額外的生產力及可預測性測試。新思科技也提供最佳處理器實作訓練和設計支援，協助客戶在所選擇的半導體製程技術中達成效能及功耗目標。新思科技也將為ARM IP達成Discovery驗證平台的最佳化。Discovery VIP及通訊協定分析器整合額外的測試、系統監測檢查及其他功能，以加速AMBA 4 ACE互聯設計的驗證。

新思科技全球技術服務資深副總裁Deirdre Hanford表示：「新思科技的設計工具已被使用於大多數以ARM處理器為基礎的SoC之先進設計實作中，而我們的客戶正努力追求效能及功耗效率的極致表現。雙方的擴大合作將讓新思科技和ARM為SoC設計人員提供最佳解決方案，以滿足其ARM晶片設計的功耗及效能要求。」

globe0968

(台北訊，2013 年 3 月 6 日)   全球電信設備及網路解決方案領導供應商ZTE (中興通訊) 宣佈採用德州儀器 (TI) KeyStone 多核心系統單晶片 (SoC) 用於其小型蜂巢式基地台產品。TI KeyStone SoC 是可編程多核心處理器，協助 ZTE 開發同時支援多種 3G 與 4G 空中介面 (air interface) 標準的無線基地台。

ZTE GU 產品經理Wanqiang Wen 表示， TI KeyStone 多核心 SoC 在設計時充分考慮了軟體定義無線電 (software defined radio; SDR)。TI KeyStone 的多標準比特率協同處理器 (bitrate co-processor; BCP) AccelerationPac 目前可處理 UMTS 與 LTE 封包，有助於建立真正同步雙模式 (simultaneous dual-mode) 的小型蜂巢式產品。此外，TI 軟體平台提供良好基礎，幫助ZTE專注開發差異化軟體無線電特性。
8 @# {9 I5 R1 t/ m
為了滿足無線營運商不斷提高的降低資本支出需求，ZTE 正積極開發軟體定義無線電基地台解決方案。以 TI KeyStone 架構為基礎，ZTE 小型蜂巢式產品可使網路營運商簡易變更無線服務特性，包含支援不同標準或不同標準組合，只需現場修改軟體即可獲得同步雙模式。TI 優異的 KeyStone SoC 架構可在實體層 (PHY) 處理硬體加速、韌體靈活度 (firmware flexibility) 與軟體可編程度之間取得理想平衡，實現產品差異化。
4 o7 Y& i$ |! Q! o  H& P& U$ k
3 p/ n0 l$ W/ }2 @" ?0 ATI 通訊基礎建設總經理 Sameer Wasson 表示，對於與ZTE 合作打造支援乙太網路與真正同步雙模式的小型蜂巢式基地台解決方案，TI 深感榮幸。TI KeyStone SoC 可在降低功耗同時展現優異效能。此外，TI 多核心軟體開發套件與經過實地應用驗證 (field-proven) 的 UMTS 實體層功能庫可縮短 ZTE 產品上市時程，使差異化基地台設計更加靈活。

globe0968

TI 最新DaVinci™ DM369視訊 SoC針對百萬畫素IP攝影機實現業界最佳低光技術
3 I3 j( ~* r4 V8 K  W
! G* N7 o: U6 a+ J(台北訊，2013年4月17日)   德州儀器 (TI) 推出最新 DaVinci™  DM369 視訊處理器，具備業界最佳低光技術的百萬畫素IP攝影機，該 DM369 視訊 SoC 提供影片安全製造商運用卓越低光技術，實現清晰銳利影像品質。由於DM369視訊SoC與DM36x系列視訊處理器接腳相容，TI 現有客戶可利用此卓越技術優勢輕鬆擴展現有IP攝影機產品，為市場帶來重要差異性。TI 可擴展 DaVinci 視訊平台可提供創新解決方案，協助客戶以迅速、簡易、低成本的方式，設計差異化 IP 攝影機。

符合視訊安全開發商需求
TI DaVinci DM369視訊SoC提供客戶優於同類競品 2 倍的卓越低光效能。基於 DM369 的 IP 攝影機在停車場或暗巷等極低光環境，亦可獲得清晰影像提供用戶辨識車牌、人臉或協助執法單位破案的跡證。藉由H.264/SVCT格式，攝影機可進行即時視訊壓縮與傳輸，同時抑制雜訊 (noise filtered) 與加強動態範圍 (dynamic range-enhanced)。
1 v* p2 {) z' |+ p+ Y+ [" Q) W
TI 解決方案主要差異化功能：
/ A% E# j; [9 d4 E4 [$ ^  r3 G•        500萬畫素以上影片解析度，具備高效率 H.264 壓縮，節省頻寬與儲存空間；
7 G$ ^. ?) m! I% R  X# G•        同步多類型 (基本/主流/高階) 編碼提供最佳視訊品質與相容性；
•        業界最佳整合影像訊號處理 (image signal processing; ISP) 技術，實現「逼真」影像品質，並搭配臉部辨識、視訊穩定 (video stabilization)、魚眼校正 (fish-eye correction) 等功能。

globe0968

工具與軟體協助開發
7 {; N  t) ^  t, d& bTI DM369視訊SoC 提供眾多工具與軟體生態系統，協助監控產品製造商加速產品上市時程。 該 DM369 IP 攝影機參考設計包含圖表 (schematics)、電路板 (layout) 與BOM，可提供客戶重複利用在TI  DaVinci™ 產品系列上所做的投資。DM369 IP攝影機參考設計符合ONVIF規範，客戶可簡易整合自有攝影機與 NVR 與 VMS 系統。客戶設計解決方案可同時根據市面上最熱門感測器選擇TI 感測器模組生態系統後再上市。
3 F) N3 \2 ]8 m
! o" t2 E- q! G( }7 K. h: m: HTI IP攝影機產品行銷經理Jacob Jose表示，TI DaVinci視訊處理器始終是監控產品製造商的不二選擇。藉由第三代 3D 雜訊抑制 (noise filtering) 與寬動態 (wide dynamic range; WDR) 處理技術，以及業界最佳低光效能，TI 實現打造更安全世界的承諾，滿足安全應用需求。
  d6 I: t: [* }4 G
6 b' b; @3 T9 w" _. W) D價格與供貨
2 V+ ~6 v7 T3 M/ c7 eTI DaVinci DM369 IP攝影機參考設計現已開始供貨，建議售價為 995 美元。TI DaVinci DM369視訊SoC將於4月底開始提供樣品。DM369視訊SoC價格資訊可洽詢 TI 或授權經銷商代表。

ranica

CMOS Sensor FAE 经理

9 o6 b# E9 G/ Y( m; m! [公      司：A CMOS image sensor design company
工作地点：深圳

岗位职责：
8 b6 j6 `( |# X# m: \/ }0 L6 w1. 负责CMOS Sensor的图像调试；
+ H6 r) Z5 s3 i0 ^2. 协助图像效果分析及算法优化开发；
3. 负责公司FAE团队的日常管理及工作安排；  
/ s; J0 [4 l$ h) m0 F4 \4. 对公司内外部进行产品培训和讲解；
5. 协助解决用户在产品使用过程中遇到的问题，组织人员提供技术支持；  
6. 撰写产品文档及数据分析报告；  
6 p4 R6 z) \' }* D3 Z! q7. 根据用户需求、结合产品功能提供合适的解决方法；
8. 负责FAE团队的建设及管理。
6 h, Z: o. g/ E0 ^7 ~+ ]
7 y! \/ q( X. n+ X! Q) v+ M任职要求：
1. 电子信息工程、图像与信号处理、计算机等相关专业，本科及以上学历；
2. 熟悉Aptina、OmniVision等常用CMOS芯片的图像采集原理及工作流程；
3. 熟悉C/C++以及嵌入式软件的开发流程，具有嵌入式Linux驱动的开发经验；
4. 具有至少2年以上视频处理类产品的图像调试经验 ；
5. 了解数字降噪、边缘增强、色彩还原、对比度增强、宽动态补正常用的图像处理算法优先；
% g* g: |) S" U, [; F0 I2 ?6 i6. 具有良好的团队精神和服务意识。

ranica

Senior SoC Design Engineer
公      司：A global PC leading enterprise
工作地点：北京
9 S8 _2 N7 f5 K7 m& j
Position Description:  
7 W% V6 S' H7 G$ n; m; ^' N1. Lead high performance SSD controller SoC architecture design
2 Q7 h9 m% y% f3 D         高性能SSD 控制器芯片架构设计
. k' M. g- x" o9 W# O
2. design emulation platform for complex SSD controller  
         开发复杂SSD控制器原型平台。
) K6 ?/ ~/ W7 g$ T! ~, X+ Z
3. Work closely with cross-functional teams to enable pre-silicon RTL development  
         与架构、软件团队成员通力合作，完成流片前的RTL开发。
) i7 M  q) ^2 Q! e' w0 T
4. Validation of SoC design and system level use case and performance scenarios on emulation platform  
         在原型开发平台上验证SoC设计，建立和维护系统级用例和性能测试。
! A6 K0 a  q+ k- M' e/ E
  u+ X, Y' _- s9 a9 l5. Lead system level verification of enterprise/consumer SSD controller using latest verification methodologies  
         采用最新的验证方法学进行SSD控制器的系统级验证。

( `+ F: Z, D& S: S8 |( U" N6. Post Silicon bring up, functional/performance validation and debug
( P& t2 N8 L& O# _1 F6 E6 s         流片后的系统功能和性能的验证和调试。

ranica

Requirements:
1. At least 5 years direct work experience on FPGA based product development or IC front-end design, in storage/server/telecom industry. Experience in SSD/HDD product design is preferred.
         5年以上存储/服务器/电信领域FPGA产品开发或IC前端设计经验。有成功开发过SSD/HDD产品经验的优先。

2. Familiar with PCIe interfaces. Experience in SATA/SCSI/FC is preferred.
* I( L4 I6 k, E8 R7 r2 w         熟悉PCIe接口。有SATA/SCSI/FC接口协议开发经验的优先。
6 V( @( D: T1 O' ^" {
2 }7 z" G& \4 B- y- {3. Familiar with DDR3/4 interfaces, ECC (LDPC/BCH).
         熟悉DDR SDRAM接口, ECC (LDPPC/BCH)等纠错码开发。
2 o8 D! v- T* F! E6 O& w1 }0 N
4. Familiar with eMMC/NOR/ONFI/Toggle interfaces is preferred. Deep knowledge of NAND Flash architecture is preferred.
         熟悉eMMC/NOR/ONFI/Toggle接口协议的优先。熟悉NAND Flash底层结构的优先

  A6 ]( W0 p! T2 a6 T5. Good understanding of STA and SDC.
+ z2 V) F. I) b, F; i! K9 B         熟练掌握FPGA开流程和静态时序分析和约束。

6. Good understanding of SoC and on-chip bus. Experience in AMBA AXI3/4 is preferred.
         熟练掌握SoC和片上总线概念。有使用AMBA AXI3/4经验的优先。
  
: b# n5 t2 ]" K4 uCommon skills
: Y6 N3 R% k: C& Z' i- r2 ~& }1.  Ability to ramp up quickly in new technical areas.
具备快速进入新技术领域的能力。

: z: i/ {5 N  h# }8 i5 O, J2. Creative thinker.
1 s* k6 P" C4 q3 j3 E5 R, U2 R具备创新思维。
" V" w% Z5 E1 |0 f( V5 @- X- ?$ {
3. Good communication skill in both English and Chinese.
8 i# R$ v! i7 j2 d; `- `良好的英语和汉语沟通能力。

4. Team-working, good communication and committed to delivery  
2 J9 K/ V, l, e, b3 U% p) M具有团队合作精神和良好的沟通技能