PLD,CPLD,FPGA 的區別？

chip123

感謝這位老手的說明，不過還有沒有更好的區別方式？:o
$ l) s3 B; p; q( l
帝國老手：
不同廠家的叫法不盡相同，PLD(Programmable Logic Device)是可編程邏輯器件的總稱，早期多EEPROM工藝，基於乘積項（Product Term）結構。
  D; ?; ^$ D+ B: l* }8 _2 r. [
& G; ~. _' k! M+ H, p不同廠家的叫法不盡相同，PLD(Programmable Logic Device)是可編程邏輯器件的總稱，早期多EEPROM工藝，基於乘積項（Product Term）結構。

) G9 m3 G0 v1 g' JFPGA (Field Programmable Gate Arry)是指現場可編程閘陣列，最早由Xilinx公司發明。多為SRAM 工藝,基於查找表（Look Up Table）結構，要外掛配置用的EPROM。
) U" Y% f  Z9 ~  R
Xilinx把SRAM工藝,要外掛配置用的EPROM的PLD叫FPGA,把Flash工藝（類似EEPROM工藝）,乘積項結構的PLD叫CPLD;

Altera把自己的PLD產品:MAX系列（EEPROM工藝）,FLEX/ACEX/APEX系列（SRAM工藝）都叫作CPLD,即複雜PLD(Complex PLD),由於FLEX/ACEX/APEX系列也是SRAM工藝,要外掛配置用的EPROM,用法和Xilinx的FPGA一樣，所以很多人把Altera的FELX/ACEX/APEX系列產品也叫做FPGA。

chip123

系統的比較，與大家共用：
0 t8 p1 X* E( T# O$ `6 I# p/ S儘管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由於ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點:
& {1 g6 I, T, N; C" ]6 B8 [
①ＣＰＬＤ更適合完成各種演算法和組合邏輯,ＦＰ ＧＡ更適合於完成時序邏輯。換句話說,ＦＰＧＡ更適合於觸發器豐富的結構,而ＣＰＬＤ更適合於觸發器有限而乘積項豐富的結構。

- m1 E* o3 }% f: r$ w1 F②ＣＰＬＤ的連續式佈線結構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式佈線結構決定了其延遲的不可預測性。

7 d5 p; S+ F- n0 B: Q$ F③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內連電路的邏輯功能來編程,ＦＰＧＡ主要通過改變內部連線的佈線來編程;ＦＰ ＧＡ可在邏輯門下編程,而ＣＰＬＤ是在邏輯塊下編程。

④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更複雜的佈線結構和邏輯實現。
0 g5 w# p- d( r8 F. L  z' c
⑤ＣＰＬＤ比ＦＰＧＡ使用起來更方便。ＣＰＬＤ的編程採用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技術,無需外部記憶體晶片,使用簡單。而ＦＰＧＡ的編程資訊需存放在外部記憶體上,使用方法複雜。
8 Z; y$ W6 ]7 b! M4 Q' m
5 H- z, [3 S4 j) p⑥ＣＰＬＤ的速度比ＦＰＧＡ快,並且具有較大的時間可預測性。這是由於ＦＰＧＡ是門級編程,並且ＣＬＢ之間採用分散式互聯,而ＣＰＬＤ是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。

⑦在編程方式上,ＣＰＬＤ主要是基於Ｅ2ＰＲＯＭ或ＦＬＡＳＨ記憶體編程,編程次數可達1萬次,優點是系統斷電時編程資訊也不丟失。ＣＰＬＤ又可分為在編程器上編程和在系統編程兩類。ＦＰＧＡ大部分是基於ＳＲＡＭ編程,編程資訊在系統斷電時丟失,每次上電時,需從器件外部將編程資料重新寫入ＳＲＡＭ中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。
8 x: F6 ~5 C  D. M
⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。
% B' t& X* G- G2 Y
⑨一般情況下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明顯。
7 W) u' Z' _, y( v& j" @  
: z- m6 P1 b! M1 b- k$ RＣＰＬＤ的功耗要比ＦＰＧＡ小吧,
& }" W) N9 j5 v; o
( [3 X6 z8 u; H* k. \FPGA的資源豐富

cpld是熔絲結構的，fpga是基於ram結構的。
cpld比fpga生產成本高
* n& \: M: n7 i. L5 D* C複雜的信號處理通常是fpga來做

andy2000a

一般來說 PLD  是類似 PAL  GAL  簡單 又快速 ..使用 anti-Fuse base
至於 FPGA 多使用 SRAM 當 lookup table  (不過還是有 anti fuse . or Flash base )  
/ j% h/ o% b: J8 s. q
4 B9 ?0 C8 c* B) i以前使用 anti Fuse 無法內建 ROM code ..不知道現在是否可以了
: X+ ]! _- N* \- e. W; S" d還專懷念使用 FPGA 時代
3 \- a2 u6 {$ j8 h2 }- z; c不過現在做 ASIC  全靠 simulation ..以前 FPGA 直接繞一繞  只要 function 能動  asic 出來都能動
只是 timing 問題

tommywgt

開版的大大講的很清楚了

3 C% ^/ g$ `/ @7 |. W: H4 O補充一點東東: PLD definition

+ H4 x+ k0 e4 T, S' i
4 [( T2 q  @" q2 r$ x7 \A Programmable Logic Device (PLD), is composed of two types of gate arrays: the AND array and the OR array, thus providing for sum of products algorithmic representations. PLDs include three distinct types of chips: PROMs, PALs, and PLAs. The most flexible device is the PLA (programmable logic array) in which both the AND and OR gate arrays are programmable. In the PROM device, only the OR gate array is programmable. In the PAL device, only the AND gate array is programmable. PLDs are programmed by blowing the fuses along the paths that must be disconnected. FPGAs and CPLDs are classes of PLDs.

9 O# u6 g" h' n$ v' @  O2 `所以PLD是個總稱, CPLD則是PAL, GAL的進階版