Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 39615|回復: 25
打印 上一主題 下一主題

你最想瞭解IC LAYOUT哪些方面的知識?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2006-12-8 00:57:46 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
這是IC LAYOUT的知識盤點?大家都關心IC LAYOUT的哪些知識?
多選投票: ( 最多可選 2 項 ), 共有 218 人參與投票
您所在的用戶組沒有投票權限
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
27#
發表於 2020-8-13 22:54:56 | 只看該作者
還在學習製程的資訊1 H+ Z% B0 T; T+ X# R: ?
ic layout是艱深的領域阿
回復

使用道具 舉報

26#
發表於 2014-9-22 22:23:33 | 只看該作者
哪个方面都想要了解。。。我发现我什么都不懂。++++1
回復

使用道具 舉報

25#
發表於 2012-4-17 10:08:06 | 只看該作者
OOXX.......................................
回復

使用道具 舉報

24#
發表於 2012-4-17 10:07:53 | 只看該作者
回復 11# 君婷
回復

使用道具 舉報

23#
發表於 2009-12-17 12:54:47 | 只看該作者
還在學習製程的資訊
. _/ g; i. l9 h& [2 Nic layout是艱深的領域阿
回復

使用道具 舉報

22#
發表於 2009-9-3 09:14:20 | 只看該作者
我想知道ㄧ些tools的使用技巧和方法
" \1 p& |/ c1 e. f因為每ㄧ家公司的要求和做法都不ㄧ樣
回復

使用道具 舉報

21#
發表於 2009-4-28 16:42:27 | 只看該作者
我layout的速度還是很慢0.0% x/ d9 J. g( j( A+ L4 ~5 t! k
希望能知道更多比較快的方法
回復

使用道具 舉報

20#
發表於 2008-12-30 13:29:32 | 只看該作者
哪个方面都想要了解。。。我发现我什么都不懂。
回復

使用道具 舉報

19#
發表於 2008-12-4 20:58:41 | 只看該作者
有人教有好项目,学的才是最快!
回復

使用道具 舉報

18#
發表於 2008-7-17 07:51:50 | 只看該作者
我想除了可以很快看懂 LAYOUT之外
8 l* k$ G. ?5 u/ t9 @還要懂得如何 畫 RLC 與 MOS 才能夠抵抗PROCESS VARIATION 的技術
回復

使用道具 舉報

17#
發表於 2008-3-25 09:47:58 | 只看該作者
希望可以學到layout上的技術~
7 B- s* q, F3 `0 q( }" O9 L5 K* X像看到一個電路,就可以快速看得出來最後大概的圖形架構!!
回復

使用道具 舉報

16#
發表於 2008-2-5 20:20:09 | 只看該作者
我作為一個RD 最想了解的是" B7 k% m" ^1 c- M6 }
LAYOUT在畫不同類型的電路時
. e  }6 ^5 \. j: q" j佈局的方法是否會有所不同?3 G1 E3 m+ {5 j- U' g0 M0 {

) x! t4 x7 N& h$ G還有LAYOUT為什麼可以一眼看穿這個電路的連接方式( G8 e  |; s3 F9 n4 p8 u
但是我們這些很少看LAYOUT的RD 就會被一大堆顏色
8 \" q, J. X- m& G$ U3 m給迷惑住.
回復

使用道具 舉報

15#
發表於 2007-12-19 19:14:45 | 只看該作者
小弟我比較希望知道的是未來發展的前景吧,畢竟努力去學習的東西
1 g+ t# Z9 A+ O" F在未來竟然會被拋棄,那倒不如不要學。
$ b7 S' l0 I1 ^因為我現在真的滿害怕以後會選錯道路(包括LAYOUT)萬一以後畢業0 B) N) e0 j0 E$ G/ |
找不到工作該怎麼辦,即使技術非常好,但是市場需求已經達到飽和值。
# J, }; U* n$ X0 E" I& l) s那不就是拼命唸電機卻換來了失業嗎,只不過目前有關LAYOUT的未來似乎討論的並不多。
回復

使用道具 舉報

14#
發表於 2007-9-11 11:53:35 | 只看該作者
TLR...跟cic應該要得到吧,要不到就很其怪了,沒這個正常不能去layout的。
$ ^7 u6 ]2 U. P4 Y這個在公司還是算機密的文件...因為這個是公司跟fab簽約後才可以download的。# u/ H; F% L7 q* v  I! y
! S, r4 I2 r, F% N7 C* n
各種EDA的cmd 寫法是有些不同,但是很多部份是用羅輯運算的,其實看起來是不會差太多,
; G# Z. ~' u" U) N( z* J! U3 Z7 v只是一些指令的不同。  e2 a% t0 P# I
9 z) ?9 N7 Q7 e( p, }% p- ~: _/ t! f& Q
這個部份真的沒看過有書@@,因為每個製程不全然相同,而指令的部份通常有說明書...- c% M5 @6 ~% L4 s4 J
所以這個部份主要是查指令的工具書看他的寫法吧。
回復

使用道具 舉報

13#
發表於 2007-9-10 18:49:29 | 只看該作者
很高興有使用calibre的人回答經驗!  P* z+ A2 R* l7 I1 i) V7 }
小妹剛學畫layout時乃利用drc時的錯誤訊息來得知各層材質間的最小距離後才作資料記錄起來,然後發現drc、lvs 好像都是根據command file撰寫出來的規則,所以才想要了解command file內容來得知設計規則,就不用像剛開始一直利用除錯來辛苦得知最小rule 。0 P! F: ]/ n, Y: {
7 x5 v% G2 F: q* H- j
但fab的TLR(topological layout rule)  請問我要去那裡查呢? 是要與晶圓廠要嗎? 因為我很想知所有規則免的我浪費時間 測式 各材質間的距離 寬度等..." c% ~4 R. X  v- r, }( k
還有command file好像各EDA  軟體的  撰寫語法似乎不同,所以並沒作者為它出書 讓大家看的懂2 @. p9 r$ Q/ {5 X( b, m
command file內容吧 ?+ G; ^2 X7 `, ~0 b
我只知 自強基金會 的ic佈局課程中有教,但真的都沒出書或網路有詳細教學的嗎^^
# Y" U* J; W" E0 R% I" e; ~目前暫時還沒找到呢!
. y2 T# T, |0 A0 f這是小妹目前的疑惑,相信很多與我一樣的初學者應該也會遇到這樣的問題及想法 謝謝^^
回復

使用道具 舉報

12#
發表於 2007-9-10 13:41:52 | 只看該作者
原帖由 君婷 於 2007-9-10 05:06 AM 發表
: B4 }' D7 `  ^& v3 V0 x  j) O對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!
1 z0 C- j* N' @9 K0 k( Z* _  ]  z像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了 ...

2 R4 Z1 i6 U/ S# v
: K% b) n3 o- |+ E- c( G# N% x關於DRC的錯誤,說真的不應該以cmd file 的為準,應該是以fab的TLR(topological layout rule)為準: l' ~7 _6 _) w
因為那是正式的文件,cmd  file 正常來說應該是要可以將錯誤完全找來,但是cmd的寫法因人而異,
4 s9 ~+ ?$ s' Z所以有時會有誤判的時候,由cmd 去找rule這好像反過來了。: Q# \4 e2 k3 W0 e- z, w
" |; i& U# k; r0 W0 ^
建議應該是先找文件,邊畫邊查,或是看完了再畫,這個看每個人的習慣。4 d) F, h8 D- U

; K  y: k0 e2 S9 ]LVS的部份這個比較難說明,很多是經驗找出來的,所以下面的說明看不懂的話請多包含(個人表達能力不太好)
: a( e2 _7 J, z% q0 \
, g9 W) m* A& g$ M8 ~LAYOUT
" L4 s  R+ C! q3 P最TOP的cell打的text,跟相對應的metal接觸到之後算成一個port點;對應於netlist 最top cell的pin點
* C' S) g9 a0 B: j3 F) Lex:
  I- `/ }9 ^% k% j# @  p$ f0 P% }0 b* N
layout 的cell上面打了top  metal 的text A、B、C、VDD、VSS、clock8 {# t: ?+ [6 Y
在netlist 的top cell看到的# p* M' i4 s8 a5 [' p; M4 v
.subckt topcell A B C VDD VSS clock8 y3 @, k8 z' I" l

  h' u3 r8 u7 f+ ~6 G以上應該相符合% L' }& j) l; f% Y; {

4 g1 y( c  @+ Y, I如果一邊有缺在lvs 就會出現 多出來的port 看是在layout 還是在netlist
- m+ S" Y, s/ K. H5 P===========================================$ M3 S4 }% M3 |- a0 U) }
port對了後先解short問題,vdd&vss有short這就不用玩了
/ ~' w3 m* U0 @/ s, z; ^2 A" N! \這個部份只能看report highlight的部份去看了這個真的看個人的眼力@@
4 x2 Q3 B# g$ X5 c/ P# {+ k) q9 M- p
再者看有沒有soft connect# I# N* C% V; O- k
這個部份在有多組電源名稱時會發生
' ~+ ~5 I/ j8 h/ P0 |ex : DVDD DVSS for 數位4 G  u7 s! O5 Y2 [  w
      AVDD AVSS for 類比
& V4 P" W9 g  \% c8 _      VDD33 VSS33 for IO ring使用
- c4 V; {0 c7 U# Z# O& i- O1 N
+ s( ]  ~; i4 r4 G/ Q, U正常gnd在sub 實際上都是接在一起的,但是在這個情形下會產生在底層short的情形# R/ v, q5 Y. M; K: O6 J
現在的cmd通常會有一層psub2 或是相關的層用來把sub切割成二塊,以利LVS的進行。
6 h7 A+ @# K+ J# x5 o3 F==================================================6 X! k0 A: Z3 u- \8 N1 S
其他一些比較平常的狀況
# o  n( N( O3 B6 z- L3 ]layout 上2條net對上 netlist上面的1條net% Z3 c  T) u& R' C( d7 l
===>通常是open掉了$ _. x+ y, y7 w9 b
layout 上一條net對上 netlist上的2條net
0 S0 l4 A  G0 A$ y===>應該是short到了
8 S& v. |6 c* O$ n. @+ m4 L  o3 v2 A- w: u
2對2 互換的線6 o( w' G# o3 [1 I
你應該是接錯了,換回來吧,不然就是一種情形gate的設定是不是有change到+ U5 j& @+ M6 s6 G( ]( }+ ]
這個是在串連時常會發生,雖然function可能是相同的,但是還是換回來比較好。) o; t! N, K# P
這個好像在cmd 有選項可以調整的
3 W1 |6 u! c. `4 V==================================================
% j$ ]1 P% `- Q% s4 Q/ \有時候看看文字的report上面會有很多訊息的,但是不知為啥很多人不喜歡去看....?_?
  `' N8 J# {7 M: R6 ?6 n是覺得煩還是看不懂?" n9 }8 R8 Y" f5 h  @; P6 {: x
像一個nand2 看是認出來為一組p並連,n串連...有可能是沒吃到power或是gnd,( Z3 n2 E* z2 E9 A/ U! Q' D2 _7 d$ _
因為基本的閘應該都會被找出來呈現的,像nand2, nor2, Inv, 這些。% M* p1 @5 f  r* z# V1 ]2 U
==================================================% R, O& W* M. S; ^& f' g9 M
$ x. O: _. S8 _' s
個人在工作上是用calibre的,上面僅供大家參考....LVS的除錯有時用說的真的不容易表達/ k/ U& U0 |1 o9 B
希望對大家有的助益。

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 你的經驗就是知識的來源!

查看全部評分

回復

使用道具 舉報

11#
發表於 2007-9-10 05:06:33 | 只看該作者
對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!
+ P+ [3 s) R* R& z像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了問題。0 O. s, P( C4 w0 T' ~' [* h2 n" v
小妹希望能徹底了解除錯訊息 所要表達的意思!
2 y' ~3 B( ^" c1 @" y4 A而像drc的command file裡有說明了所有的各層材質間的設計規則 ,如間距、寬度 等等!
& Y/ W$ |$ o  U7 f: m: a如果看的懂內容  就不用一直測試 各層材質間的距離多少等等!( u; |* ?8 U0 p" k3 l: @$ z5 Z
但這裡就是搜尋不到有關 所有訊息 所表達意思的文章!4 t+ M  p/ w: j6 k4 N- a
小妹是想徹底了解跑calibre時  錯誤訊息所表達的意思^^  P: K; w. h9 x' P' \5 \
相信能讓初學者除錯能力升上許多  是吧^^

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 勇於求知!多問多看囉!

查看全部評分

回復

使用道具 舉報

10#
發表於 2007-9-5 18:33:41 | 只看該作者
這個版 從 主題:帖數= 132:1308 的比率來看,如果真要對大家都有所幫助的話(除了好康相報之外),討論區是否到了該有所調整的時候?!2 I5 c+ j' ]) H" G3 s0 E

6 m5 o: {: D# X; R4 m  s先前有先進建議區分成:Fully Layout + APR + Physical Verification (整個  Backend)3 E& A0 ~- \/ `, q
也有友站區分成:' ?1 u" G) D$ {5 C+ _9 @; r- q
9 y  G  f: U' u  z$ M
Circuit & Simulation
" U5 [$ K) R4 N7 h" M9 bCircuit architecture / Composer / Simulation / Analysis & others related to circuit design
8 [# c6 _& b" `. E) P! w' U$ B* M. t  ?
Layout & Verification
% q5 M. y* ]8 L9 [; aLayout design / Tool / DRC / LVS / XRC / Place & Route / Reverse engineering & others related
$ v" _! i; C. d) c
5 [- |& L8 L. @) p  {' ~8 j9 q0 FLanguage & Programming
& v7 u  m5 p% z- MVHDL / Verilog / Testbench / Synthesis / Tool / VI / AWK / UNIX cmd, etc.
) |5 M3 G8 L7 G0 }1 t
2 v6 z0 g2 l" M! q7 p. L) `General Topics+ H3 k/ v/ w8 @: e% S; T* ^8 c
Roadmap / Direction / Discussion / Story, etc. Any other topics related to IC design and layout.
8 Z/ ~0 r, |6 g* }$ \2 r8 l
- t; _) I" E  k. `; J
長知識靠大家!大家以為如何?
回復

使用道具 舉報

9#
發表於 2007-9-5 12:33:52 | 只看該作者
製程相關技術 -- 有哪些新的及特殊的製程;及元件的物理特性和寄生效應$ }/ ]( I0 l0 f
電話的動作原理  -- 對電路沒一些最基礎的了解,layout會不知何畫起
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 03:23 PM , Processed in 0.123007 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表