|
原帖由 君婷 於 2007-9-10 05:06 AM 發表
: B4 }' D7 ` ^& v3 V0 x j) O對初學者的我來說,calibre 驗証中的DRC LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!
1 z0 C- j* N' @9 K0 k( Z* _ ] z像drc lvs 裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了 ...
2 R4 Z1 i6 U/ S# v
: K% b) n3 o- |+ E- c( G# N% x關於DRC的錯誤,說真的不應該以cmd file 的為準,應該是以fab的TLR(topological layout rule)為準: l' ~7 _6 _) w
因為那是正式的文件,cmd file 正常來說應該是要可以將錯誤完全找來,但是cmd的寫法因人而異,
4 s9 ~+ ?$ s' Z所以有時會有誤判的時候,由cmd 去找rule這好像反過來了。: Q# \4 e2 k3 W0 e- z, w
" |; i& U# k; r0 W0 ^
建議應該是先找文件,邊畫邊查,或是看完了再畫,這個看每個人的習慣。4 d) F, h8 D- U
; K y: k0 e2 S9 ]LVS的部份這個比較難說明,很多是經驗找出來的,所以下面的說明看不懂的話請多包含(個人表達能力不太好)
: a( e2 _7 J, z% q0 \
, g9 W) m* A& g$ M8 ~LAYOUT
" L4 s R+ C! q3 P最TOP的cell打的text,跟相對應的metal接觸到之後算成一個port點;對應於netlist 最top cell的pin點
* C' S) g9 a0 B: j3 F) Lex:
I- `/ }9 ^% k% j# @ p$ f0 P% }0 b* N
layout 的cell上面打了top metal 的text A、B、C、VDD、VSS、clock8 {# t: ?+ [6 Y
在netlist 的top cell看到的# p* M' i4 s8 a5 [' p; M4 v
.subckt topcell A B C VDD VSS clock8 y3 @, k8 z' I" l
h' u3 r8 u7 f+ ~6 G以上應該相符合% L' }& j) l; f% Y; {
4 g1 y( c @+ Y, I如果一邊有缺在lvs 就會出現 多出來的port 看是在layout 還是在netlist
- m+ S" Y, s/ K. H5 P===========================================$ M3 S4 }% M3 |- a0 U) }
port對了後先解short問題,vdd&vss有short這就不用玩了
/ ~' w3 m* U0 @/ s, z; ^2 A" N! \這個部份只能看report highlight的部份去看了這個真的看個人的眼力@@
4 x2 Q3 B# g$ X5 c/ P# {+ k) q9 M- p
再者看有沒有soft connect# I# N* C% V; O- k
這個部份在有多組電源名稱時會發生
' ~+ ~5 I/ j8 h/ P0 |ex : DVDD DVSS for 數位4 G u7 s! O5 Y2 [ w
AVDD AVSS for 類比
& V4 P" W9 g \% c8 _ VDD33 VSS33 for IO ring使用
- c4 V; {0 c7 U# Z# O& i- O1 N
+ s( ] ~; i4 r4 G/ Q, U正常gnd在sub 實際上都是接在一起的,但是在這個情形下會產生在底層short的情形# R/ v, q5 Y. M; K: O6 J
現在的cmd通常會有一層psub2 或是相關的層用來把sub切割成二塊,以利LVS的進行。
6 h7 A+ @# K+ J# x5 o3 F==================================================6 X! k0 A: Z3 u- \8 N1 S
其他一些比較平常的狀況
# o n( N( O3 B6 z- L3 ]layout 上2條net對上 netlist上面的1條net% Z3 c T) u& R' C( d7 l
===>通常是open掉了$ _. x+ y, y7 w9 b
layout 上一條net對上 netlist上的2條net
0 S0 l4 A G0 A$ y===>應該是short到了
8 S& v. |6 c* O$ n. @+ m4 L o3 v2 A- w: u
2對2 互換的線6 o( w' G# o3 [1 I
你應該是接錯了,換回來吧,不然就是一種情形gate的設定是不是有change到+ U5 j& @+ M6 s6 G( ]( }+ ]
這個是在串連時常會發生,雖然function可能是相同的,但是還是換回來比較好。) o; t! N, K# P
這個好像在cmd 有選項可以調整的
3 W1 |6 u! c. `4 V==================================================
% j$ ]1 P% `- Q% s4 Q/ \有時候看看文字的report上面會有很多訊息的,但是不知為啥很多人不喜歡去看....?_?
`' N8 J# {7 M: R6 ?6 n是覺得煩還是看不懂?" n9 }8 R8 Y" f5 h @; P6 {: x
像一個nand2 看是認出來為一組p並連,n串連...有可能是沒吃到power或是gnd,( Z3 n2 E* z2 E9 A/ U! Q' D2 _7 d$ _
因為基本的閘應該都會被找出來呈現的,像nand2, nor2, Inv, 這些。% M* p1 @5 f r* z# V1 ]2 U
==================================================% R, O& W* M. S; ^& f' g9 M
$ x. O: _. S8 _' s
個人在工作上是用calibre的,上面僅供大家參考....LVS的除錯有時用說的真的不容易表達/ k/ U& U0 |1 o9 B
希望對大家有的助益。 |
評分
-
查看全部評分
|