Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 39622|回復: 25
打印 上一主題 下一主題

你最想瞭解IC LAYOUT哪些方面的知識?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2006-12-8 00:57:46 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
這是IC LAYOUT的知識盤點?大家都關心IC LAYOUT的哪些知識?
多選投票: ( 最多可選 2 項 ), 共有 218 人參與投票
您所在的用戶組沒有投票權限
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
發表於 2006-12-19 17:45:59 | 只看該作者
有點籠統,可以在後面加上詳細說明嗎?
回復

使用道具 舉報

3#
發表於 2006-12-29 15:35:04 | 只看該作者
:
% i0 Y  B" X$ l% H' h5 X) M+ j0 o        建立扎實的技術吧!!5 e/ A- N  I' n$ a
        提供兩個網站有很多資料!!
4 {6 ^( Q7 k) R- _5 b        
7 n9 y; s, ]) x# G- uhttp://www.opencores.org/0 z! k. k$ X2 F, C
http://www.veripool.com/cadlist.html1 ^6 e6 ~) a0 n& V3 e1 u
' Q# |  H8 X6 o3 ]: w0 P+ [1 E
    找些主題大家來討論?!
回復

使用道具 舉報

4#
發表於 2007-1-18 00:19:05 | 只看該作者
這些免費的EDA有人用過嗎2 s0 `  t2 z  }' {4 m4 p
聽說真正先進製程的公司% Y& R: H+ m3 E
或是做CPU的大公司: n5 C3 C. r+ p4 l7 X
都有自行開發相對映製程的EDA軟體喔
回復

使用道具 舉報

5#
發表於 2007-3-26 10:47:03 | 只看該作者
我是屬於技術人員  所以喜歡看揖謝技術性的文章
1 E. H% E8 [" y- |6 h* F) R像類比IC  有許多的 layout 技巧
% p/ U9 J# J4 \* T  [) r大部分都是  發生問題之後  才有解的0 R5 F( w2 T* ?0 o3 W  [. J0 P
只不過  這一部分  只不過分想者並不多
回復

使用道具 舉報

6#
發表於 2007-7-30 18:08:57 | 只看該作者
我現在還在初學階段
4 J8 x6 l; s$ p' k9 X想了解的是比較詳細的佈局規則跟內容, E: u% Z2 f6 u3 |- \& z
例如:要以什麼來畫電阻會比較好?電阻值要如何電算?跟邊界有何關係……這類的
回復

使用道具 舉報

7#
發表於 2007-7-31 11:40:25 | 只看該作者
想了解layout的基本電路元件 guardring transistor resistor contact...等的新的方法,現行的device gengerator有P-cell,MCell都有針對此來簡化layout在基礎電路所花的時間.
回復

使用道具 舉報

8#
發表於 2007-8-17 11:38:17 | 只看該作者
我是個新手,想了解一些關于layout的布局擺放,以及具體需要注意的問題
: P# b2 u2 q/ C& o希望能和大家一起進步
回復

使用道具 舉報

9#
發表於 2007-9-5 12:33:52 | 只看該作者
製程相關技術 -- 有哪些新的及特殊的製程;及元件的物理特性和寄生效應2 f2 s) Y' i7 k6 c
電話的動作原理  -- 對電路沒一些最基礎的了解,layout會不知何畫起
回復

使用道具 舉報

10#
發表於 2007-9-5 18:33:41 | 只看該作者
這個版 從 主題:帖數= 132:1308 的比率來看,如果真要對大家都有所幫助的話(除了好康相報之外),討論區是否到了該有所調整的時候?!# @( X4 {6 s6 B/ Z

! s5 H* T" {+ A先前有先進建議區分成:Fully Layout + APR + Physical Verification (整個  Backend)
* d6 z* v, @% ]0 S1 P也有友站區分成:( L4 M# q8 l4 |, z$ v- d

. i  s" A1 v/ dCircuit & Simulation+ C* \( Y$ f" I1 P- q
Circuit architecture / Composer / Simulation / Analysis & others related to circuit design
9 X' N* Z) ]& X1 J+ X
- a. [9 M- F; h% ]Layout & Verification1 u/ q: W0 @8 a  H
Layout design / Tool / DRC / LVS / XRC / Place & Route / Reverse engineering & others related
- h  V. q+ g& e6 I; {/ ~3 o5 c! e9 m* x5 F
Language & Programming6 N) _3 p. o. U" P5 A2 ]
VHDL / Verilog / Testbench / Synthesis / Tool / VI / AWK / UNIX cmd, etc.
: E3 f+ I0 g0 z' m, X* |" c( \" \9 d" m3 |
General Topics
- R: S! m$ x8 v6 s/ G' nRoadmap / Direction / Discussion / Story, etc. Any other topics related to IC design and layout.

( X; ?% ]8 ?2 e( D( ?
$ O1 l0 `( e- t" }  ~/ f/ F; a7 f長知識靠大家!大家以為如何?
回復

使用道具 舉報

11#
發表於 2007-9-10 05:06:33 | 只看該作者
對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!
) s# u1 Z) s# m, V' _- o' R像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了問題。
, v8 w( W# Z' `7 A) E小妹希望能徹底了解除錯訊息 所要表達的意思!
  T( W8 }0 I; V5 ^$ P  T6 f而像drc的command file裡有說明了所有的各層材質間的設計規則 ,如間距、寬度 等等!
, A: w. O0 W. {' J4 g/ O& H如果看的懂內容  就不用一直測試 各層材質間的距離多少等等!" _7 U8 ]: h6 t/ E/ `3 q0 E" z9 S5 a1 U
但這裡就是搜尋不到有關 所有訊息 所表達意思的文章!# y7 Q) v) @$ F" @* ?) P
小妹是想徹底了解跑calibre時  錯誤訊息所表達的意思^^3 i2 Y0 |. r2 G
相信能讓初學者除錯能力升上許多  是吧^^

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 勇於求知!多問多看囉!

查看全部評分

回復

使用道具 舉報

12#
發表於 2007-9-10 13:41:52 | 只看該作者
原帖由 君婷 於 2007-9-10 05:06 AM 發表 $ ^7 o2 U; ]' H
對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!
) p& G" _" x# b( Y4 k: m( A像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了 ...

- l1 F8 B( M5 A, m* j. Y8 F5 j, g) r4 n/ G/ S1 c! j( r; x' C+ h
關於DRC的錯誤,說真的不應該以cmd file 的為準,應該是以fab的TLR(topological layout rule)為準- J! [$ {4 X7 ?; X
因為那是正式的文件,cmd  file 正常來說應該是要可以將錯誤完全找來,但是cmd的寫法因人而異,
: L! m4 c/ _. f" \2 X; |/ z( Z所以有時會有誤判的時候,由cmd 去找rule這好像反過來了。
' R# Z' _* L' j) e! R' C, R' f* T
4 Y# k6 F- @4 u建議應該是先找文件,邊畫邊查,或是看完了再畫,這個看每個人的習慣。; m# d/ H% M; r0 ?& y
. X6 i7 G+ R5 N
LVS的部份這個比較難說明,很多是經驗找出來的,所以下面的說明看不懂的話請多包含(個人表達能力不太好)8 F+ U& l' D4 p5 a0 P

$ A2 g6 E. i) {& c5 SLAYOUT ! }! H/ g- \: u0 [0 V2 A
最TOP的cell打的text,跟相對應的metal接觸到之後算成一個port點;對應於netlist 最top cell的pin點
$ A% C& _9 ]+ B7 \9 C& L/ Pex:
7 a, U' R7 t/ x0 ?  a! x4 n1 V. V2 }: `# F
layout 的cell上面打了top  metal 的text A、B、C、VDD、VSS、clock
  X3 a. Q' C) [在netlist 的top cell看到的5 A6 s/ u  @" \1 S/ B* I0 m. A
.subckt topcell A B C VDD VSS clock( _# d9 K1 P/ A; }+ M7 U
2 V5 F+ U2 X+ S: J2 Y
以上應該相符合
# q5 E1 b: J1 K+ g0 x) J$ i2 g
0 ^, o$ ]  ~4 l! |# {如果一邊有缺在lvs 就會出現 多出來的port 看是在layout 還是在netlist
. V' k3 v' J/ ]8 _9 L. b  _===========================================
; w7 e8 g1 M7 Y4 @port對了後先解short問題,vdd&vss有short這就不用玩了! ^, ?, w" T/ u$ N- ^
這個部份只能看report highlight的部份去看了這個真的看個人的眼力@@
. u# K1 z! Y/ L, C) v/ x3 v; a9 w2 b( Z  h  d4 N5 }
再者看有沒有soft connect
: d/ O: K$ _# b2 Q  J# R這個部份在有多組電源名稱時會發生
3 z. N& e  h2 Uex : DVDD DVSS for 數位4 G0 _* ^$ O# t7 C- @
      AVDD AVSS for 類比. X6 {8 g6 p0 m3 {7 p) X' m1 Z
      VDD33 VSS33 for IO ring使用$ f* r  q( E7 ^$ K- R6 _$ |

6 Y. p5 x6 q! ~1 T* e6 n正常gnd在sub 實際上都是接在一起的,但是在這個情形下會產生在底層short的情形3 I$ m6 c0 D" }( r
現在的cmd通常會有一層psub2 或是相關的層用來把sub切割成二塊,以利LVS的進行。
  |* b8 p3 y7 N2 _==================================================' f8 b' G; |* N, }: |$ j9 D8 A
其他一些比較平常的狀況
- R1 O; k4 W, Z8 P7 ?5 k, h+ C# glayout 上2條net對上 netlist上面的1條net7 L: ?& k8 r$ ]/ H+ f* l+ _4 C
===>通常是open掉了
2 X/ b* G' u; T3 t4 f# Z5 Mlayout 上一條net對上 netlist上的2條net
( P. a0 @4 W) w" u# X# V9 Q; V===>應該是short到了
0 _4 \2 i, h. y% }5 c1 @; P" g
, x8 G* {1 J5 _1 Y; k2對2 互換的線
* ?+ s3 T7 C9 M# J" ?* G( @$ M你應該是接錯了,換回來吧,不然就是一種情形gate的設定是不是有change到; N' A$ I4 v1 y, k6 \
這個是在串連時常會發生,雖然function可能是相同的,但是還是換回來比較好。
% d; y4 F) P( {/ W% D; w; N* F/ s這個好像在cmd 有選項可以調整的+ j3 M$ U' |9 N: S. t+ x- I
==================================================# Q2 N7 ^+ P9 X8 ]) V- }
有時候看看文字的report上面會有很多訊息的,但是不知為啥很多人不喜歡去看....?_?
2 g/ t% F. Q9 S% q; Z' L! k是覺得煩還是看不懂?
: H2 h3 Z4 B0 {) V/ \. A像一個nand2 看是認出來為一組p並連,n串連...有可能是沒吃到power或是gnd,
( m, T" }1 z6 {2 \; s因為基本的閘應該都會被找出來呈現的,像nand2, nor2, Inv, 這些。
& L" S9 p# j1 O6 U- j/ t! o( }: x==================================================/ S' h# H3 q# O( U
" ~$ {& E( P5 y7 J% B
個人在工作上是用calibre的,上面僅供大家參考....LVS的除錯有時用說的真的不容易表達1 y- w6 L+ `- T) ], R
希望對大家有的助益。

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 你的經驗就是知識的來源!

查看全部評分

回復

使用道具 舉報

13#
發表於 2007-9-10 18:49:29 | 只看該作者
很高興有使用calibre的人回答經驗!- \$ B8 e( T' X0 x7 ]
小妹剛學畫layout時乃利用drc時的錯誤訊息來得知各層材質間的最小距離後才作資料記錄起來,然後發現drc、lvs 好像都是根據command file撰寫出來的規則,所以才想要了解command file內容來得知設計規則,就不用像剛開始一直利用除錯來辛苦得知最小rule 。
5 A2 `6 e0 p4 f8 l7 h7 K& U1 {1 \4 a/ q! ]
但fab的TLR(topological layout rule)  請問我要去那裡查呢? 是要與晶圓廠要嗎? 因為我很想知所有規則免的我浪費時間 測式 各材質間的距離 寬度等...3 V4 W% ?9 @& ^. ^2 A1 _1 Y; d  D" x0 y
還有command file好像各EDA  軟體的  撰寫語法似乎不同,所以並沒作者為它出書 讓大家看的懂
% f, X' B" j# gcommand file內容吧 ?9 A7 a& q/ r9 k1 J$ Y
我只知 自強基金會 的ic佈局課程中有教,但真的都沒出書或網路有詳細教學的嗎^^
/ e- i+ L# p- p7 X* @4 L目前暫時還沒找到呢!1 l5 y2 ?8 b7 i
這是小妹目前的疑惑,相信很多與我一樣的初學者應該也會遇到這樣的問題及想法 謝謝^^
回復

使用道具 舉報

14#
發表於 2007-9-11 11:53:35 | 只看該作者
TLR...跟cic應該要得到吧,要不到就很其怪了,沒這個正常不能去layout的。
6 B: K8 T, B9 R% X/ a這個在公司還是算機密的文件...因為這個是公司跟fab簽約後才可以download的。0 ^/ z% h. ]; I, F0 S) R( Y6 R/ E

) M! b- {' u# |* {2 s各種EDA的cmd 寫法是有些不同,但是很多部份是用羅輯運算的,其實看起來是不會差太多,
6 n3 b! h6 G8 U! W只是一些指令的不同。
- E' v: u! l7 q; T2 d
$ o: f  F" i5 K+ g& M6 H1 @這個部份真的沒看過有書@@,因為每個製程不全然相同,而指令的部份通常有說明書...5 l; F, E5 ?+ {/ G: T# ~" m) {
所以這個部份主要是查指令的工具書看他的寫法吧。
回復

使用道具 舉報

15#
發表於 2007-12-19 19:14:45 | 只看該作者
小弟我比較希望知道的是未來發展的前景吧,畢竟努力去學習的東西1 L. e6 h+ ]& }3 A. I& z
在未來竟然會被拋棄,那倒不如不要學。+ t+ B& r5 v0 {1 |1 }
因為我現在真的滿害怕以後會選錯道路(包括LAYOUT)萬一以後畢業7 ?8 b% K+ S& P6 a# W" H9 p
找不到工作該怎麼辦,即使技術非常好,但是市場需求已經達到飽和值。
# W1 x: y$ \5 F1 X/ \3 p5 j& ~那不就是拼命唸電機卻換來了失業嗎,只不過目前有關LAYOUT的未來似乎討論的並不多。
回復

使用道具 舉報

16#
發表於 2008-2-5 20:20:09 | 只看該作者
我作為一個RD 最想了解的是
6 q: A: U, H" j, v' YLAYOUT在畫不同類型的電路時
9 w8 P$ L- G" b佈局的方法是否會有所不同?4 g) a/ S  J5 d2 a4 ~& j

1 Z7 e' ]) ]0 _' c還有LAYOUT為什麼可以一眼看穿這個電路的連接方式
/ T* X9 H$ p, I; }+ G但是我們這些很少看LAYOUT的RD 就會被一大堆顏色
& c, }; T" l" C  C% V4 d4 C1 _給迷惑住.
回復

使用道具 舉報

17#
發表於 2008-3-25 09:47:58 | 只看該作者
希望可以學到layout上的技術~
4 j$ b  w1 \- ]( P$ y像看到一個電路,就可以快速看得出來最後大概的圖形架構!!
回復

使用道具 舉報

18#
發表於 2008-7-17 07:51:50 | 只看該作者
我想除了可以很快看懂 LAYOUT之外: P0 |( V# A& y# V9 U- H7 ?. i
還要懂得如何 畫 RLC 與 MOS 才能夠抵抗PROCESS VARIATION 的技術
回復

使用道具 舉報

19#
發表於 2008-12-4 20:58:41 | 只看該作者
有人教有好项目,学的才是最快!
回復

使用道具 舉報

20#
發表於 2008-12-30 13:29:32 | 只看該作者
哪个方面都想要了解。。。我发现我什么都不懂。
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 06:54 PM , Processed in 0.125007 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表