Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 120655|回復: 7
打印 上一主題 下一主題

[問題求助] 5個FPGA問題請教

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2006-11-17 15:47:47 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
5Chipcoin
問1:modelsim的一個問題/ _: P1 k; W9 v. c5 t+ |  |+ @/ j
用quartus 2 的megawizad管理器生成的 ROM,並用了mif檔來初始化,再用modelsim仿真,rom沒有輸出mif檔初始化的資料?是modelsim不行嗎?
3 D3 v# Q6 z  {: |/ I: _5 T; U5 K* L- l! }6 ~1 R2 k  c
問2:設計 a cache controller and a DMA controller using VHDL,怎麼編寫,需要什麼硬體
# n9 @* I3 ?: f8 }6 Z; D
9 n. c& y, \: E' v9 I問3:為什麼用FPGA傳輸RGB會有水波紋?
$ Y+ z; H6 Y4 J( h( Y3 ]不知道為什麼,我用FPGA傳輸RGB圖像會有水波紋出現?
+ o/ @$ G8 q) ^: z$ }# a我用的是RGB565, G- E# q: {) O3 }1 y6 n* ~! U

+ @- Z& ]& x+ |  y2 j問4:FPGA 配置為輸入的管腳會出現波形,奇怪!
5 y# m. \* f' T) F2 t1 Z4 A我用的是xilinx spartan3e的FPGA,一共有一百來個IO,以前只用到六七十個IO,工作正常,最近在設計中增加了20多個input,output,其中包括16個IO來做資料線,發現在另外的三個輸入管腳上會發出波形,我是把這三個腿撬起來量的,的確是從這上面發出的。如果我只增加八個IO, 則工作就正常,真是很奇怪,請教大家!, x$ Y* t1 b& n  ?/ y7 u2 _) b
& |, n- k6 b2 \
問5:如何使能stratixii的extended lut mode
# K) k8 \  |# o8 G6 b我使用的是stratix ii 器件。synplify 8.1綜合結果.vqm網表�面有7輸入的LUT,然後Quaruts分析網表的時候報錯:Error: WYSIWYG LCELL COMB primitive "I_18865_1" cannot use datag port -- datag port must be used only in extended LUT mode
; h) j3 E3 d; iwysiwyg我是打開的。
# N6 e/ q& v* }5 |' C( b查原因它說$ a! y) u2 [. o. O; {+ }
CAUSE:The specified WYSIWYG LCELL COMB primitive is not in extended LUT mode (that is, the EXTENDED_LUT parameter is set to OFF), but uses the datag LUT input port. The datag port must be used only in extended LUT mode. Either the EXTENDED_LUT parameter must be set to ON, or the datag port must be disconnected.! L4 o1 g. `# w6 Q1 F/ J+ W
但是我不知道如何打開EXTENDED_LUT ,直接在腳本�面添加一句
4 t- M: i, p) i( Y) X4 pset_parameter -name "EXTENDED_LUT " ON! _5 X! a- q* z! `- f
結果還是報錯。怎辦?

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂2 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 06:40 PM , Processed in 0.101006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表