問1:modelsim的一個問題 , y# E+ L+ @6 }: h! K: p) S用quartus 2 的megawizad管理器生成的 ROM，並用了mif檔來初始化，再用modelsim仿真，rom沒有輸出mif檔初始化的資料？是modelsim不行嗎？, k/ w! H* U. n, C H- h
+ ]8 B. X( E& r' G V問2:設計 a cache controller and a DMA controller using VHDL,怎麼編寫,需要什麼硬體9 `; O5 V" l' G) b0 P n
$ ]7 m, H3 }) t5 {+ J4 [6 m4 Y# S: L
問3:為什麼用FPGA傳輸RGB會有水波紋? $ u3 @0 w$ Y& S不知道為什麼,我用FPGA傳輸RGB圖像會有水波紋出現? 8 H6 x) F( q2 A3 @, A* V, `我用的是RGB565. l: p; w W5 }. ]
6 ~* L' r0 b E& b" C. }& q2 r6 W
問4:FPGA 配置為輸入的管腳會出現波形，奇怪！ - Q1 }# R% r6 V% Z我用的是xilinx spartan3e的FPGA，一共有一百來個IO,以前只用到六七十個IO,工作正常，最近在設計中增加了20多個input，output，其中包括16個IO來做資料線，發現在另外的三個輸入管腳上會發出波形，我是把這三個腿撬起來量的，的確是從這上面發出的。如果我只增加八個IO, 則工作就正常，真是很奇怪，請教大家！$ [8 T5 w) m2 O
2 |5 `' G+ @- S* R+ v( J
問5:如何使能stratixii的extended lut mode5 M4 D. L2 \% p0 \6 T( C) {
我使用的是stratix ii 器件。synplify 8.1綜合結果.vqm網表�面有7輸入的LUT，然後Quaruts分析網表的時候報錯:Error: WYSIWYG LCELL COMB primitive "I_18865_1" cannot use datag port -- datag port must be used only in extended LUT mode " I7 h3 S1 u+ p( a1 Q: u$ S9 ?2 l6 mwysiwyg我是打開的。 k3 T0 T. i8 }4 d查原因它說 v" g) x) a2 Q, U% h
CAUSE:The specified WYSIWYG LCELL COMB primitive is not in extended LUT mode (that is, the EXTENDED_LUT parameter is set to OFF), but uses the datag LUT input port. The datag port must be used only in extended LUT mode. Either the EXTENDED_LUT parameter must be set to ON, or the datag port must be disconnected.% H: d, p3 K) Y$ L0 }: T( G j
但是我不知道如何打開EXTENDED_LUT ，直接在腳本�面添加一句 ; e9 T; r0 u( `5 F! N/ _: W8 |8 lset_parameter -name "EXTENDED_LUT " ON 1 i, \7 }+ O: `- c' }5 k結果還是報錯。怎辦?
% x4 X# c# {% s! m通常FPGA在系統接線方面會有比較多的干擾或是delay太長( V5 E; m: v# w" }8 n" l% P
而導致資料進來的時候沒有敲好0 h M5 h. l$ P, j4 k3 z
我通常會在資料進來與出去的時候加個raising 跟falling 的clk 去敲一次5 B" N, n: b; o7 R
然後視出來的狀況 ! M) L# x u Z h8 A" D- c去修正該raising 或falling 敲資料進來 T* V( [* k& c% K3 H
[複製鏈接]
IP卡
狗仔卡
發表於 2006-11-17 15:47:47
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
發表於 2006-12-3 10:45:10
)