bandgap無法將壓差降低

layoutarthur824

近日在調bandgap
可是卻卡在壓差不能降低導致ppm過高
. K7 E& t6 o) J, B$ P$ F.35製程
op db65
3 h) W+ c  Z4 |  y不知道毛病是出在哪  按公式try了很久壓差始終在0.4v
不知是OP還是帶差出了問題??
請各位大大幫忙

5 m& r9 U) R& S1 s
以下是 bandgap voltage reference 的相關討論:
bandgap voltage reference?
5 v) m6 t$ J% s/ R# p* Dbandgap voltage reference?
關於CMOS的正負Tc
5 V) w9 r# ~$ U7 z如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
# m4 N9 q5 P" y7 }1 ubandgap的模擬問題 (單N,PMOS組成)
+ g- t8 j+ @# e% xBandgapDC扫描温度特性时,不能正常工作

( ?( B) L, l; v/ `
8 x4 x, G4 b' Q. F7 P
[ 本帖最後由 sjhor 於 2009-3-17 05:52 PM 編輯 ]

gimayon

如果你用的 bg 是一般型的 (vref=1.25)
似乎提共正溫度參數電阻不夠
至於高溫上拉 只是 op 離開工作區造成的
0 k) m- u9 z! c. j) R
如果是零溫度電流型  把 決定電流的電阻加大試試...(delta VBE 那顆)

layoutarthur824

回復gimayon大大
我用的一般型的BANDGAP(VREF=0.8V)
OP離開工作點是指沒在飽和區嗎?
& ]. W" Q- d+ ?這樣的話我OP要怎樣讓他進入工作點讓模擬高溫時拉平
; e) Z+ [" ~. K0 E' R我才疏學淺  麻煩指導  謝謝你

gimayon

我所謂的一般是指 vref = 1.25
5 C. l( Y5 @- ~2 e2 ?) h5 g4 i
& S+ U) G" P0 m! S, H你還是秀圖吧~~

7 W7 p% i# ]. Q, d  m! E7 Ymos 的 L 不要用太小 否則高溫時漏電流很大 會影響高溫時的 vref

layoutarthur824

TWO STAGE OP:

7 j$ B& i& Z; ^帶差:

! A- G  z% r' C3 l* A大大如您說L加大,所以我就將OP的M7的L從1u變至3u
7 D0 R) z" X8 o0 ^確實高溫時會下拉了(三VREF:SS FF TT)

& C& k7 `& s! ]4 `但是我的OP增益卻下降到很低
壓差都維持0.6V,之後FF SS TT卻都會差很遠
6 X9 |6 Y8 z" q% C' i  Z5 M請問大大:
1.有什麼辦法可以讓SS TT FF這三種模擬值可以相近?
( }3 u7 {3 o+ ?8 U6 w& p; x5 [2.我想將壓差壓到0.01V~0.02V?
9 O, p/ P( d2 ^3.M7(TWO SRAGE)的L提高但OP的增益卻下降了,是我動錯顆MOS了嗎?
現在正苦於以上幾點,始終try不好,麻煩大大不吝指教

[ 本帖最後由 layoutarthur824 於 2009-1-14 03:47 PM 編輯 ]

gimayon

你這是什麼鬼電路?
* r' Z9 w, A! V  L) V& ]) v- T
0 ^9 T$ C/ v" a; Z1 v2 Q4 b% f下圖左半部是幹啥用的? start-up?
8 o# y" @* u, p& R8 _5 D( y4 ?, l' a; f
! D; j1 h$ t- v& C6 P如果是? 你肯定 start-up 後 上左2那顆能關閉?
7 G. x1 q9 b  _
如果不是...還請指教是幹啥的...

你的 op bias 電路對溫度影響很大 換掉吧

finster

1. 建議你先把start-up電路拿掉
- o, o- u+ T( [# O6 J2. 請標註一下你OP的output是接到bandgap reference circuit的那一點
3. 請看一下你上面那兩顆PMOS的Gate電壓在正常運作下其電壓為何?因為有可能你的OP的input的端點接反了
) f2 P' G4 r  w7 i7 x% u! U4. 你的bjt顆數比為多少?你的電阻用那一種type電阻,其阻值又為多少?
5. 你上面那兩顆PMOS的size為何?

layoutarthur824

回gimayon大大
下圖左半部是 start-up
$ `/ S8 s3 e/ M0 g% Z2 k& S: Q$ s正常工作時可以使我的MS3在截止
6 d  Q3 x7 U% |' y0 M請問為什麼說我的op bias 溫度影響很大??
(該點變化量我剛去模擬在2.42~2.27V )
: M: d3 ~. @* b" i+ |0 Y7 @主因是什麼呢?我真的不知道,麻煩請解惑?
因為不少人也是用這種電路當bias的
- Q8 o5 p& F; Q! C& g
5 H9 y1 f% Q! X. o% j' }回finster大大
我的M1M2的GATE 電壓範圍是在2.28~2.08V
以下是我反接VINN和VINP的結果 FF是0V失敗的沒點出,(黃色SS褐色TT)

' U# i5 S9 j8 E6 U% Z我的bjt顆數比為8:1
我的電阻是用ND電阻,其阻值我列上圖了
0 \4 p; E+ P3 S7 a$ m( w& F我上面那兩顆PMOS的size為w=2.1u  l=0.7u
4 W% r  d0 a' n5 T' @! G1 I
1 D/ E" u) ?; z+ T4 b% b[ 本帖最後由 layoutarthur824 於 2009-1-15 04:46 PM 編輯 ]

gimayon

通常給 PMOS 的 電壓都是 HI LEVEL , 你調轉態點把 INV 輸出為 HI ?

  F' x3 h+ ?; z# Y5 ?! C* X: Z根據我的經驗 這種 BG 比一般型多一種穩定點  就是穩定在有小電流流經兩旁電阻

此時 OP 的兩端電壓會相等 電路就穩定
5 o# V* A- ~9 s! y, K
所以我都是用 OP 輸出端外掛的電容當 START UP

" A  w+ Z% k3 f5 |+ r7 W因為上電瞬間  此電容是定電流充電 與 VCC 會有很大的 電壓差

! u+ k& l$ R/ n# Q+ }9 q! E8 j( H加上 BIAS 也要啟動時間   所以應足夠 START BG
% N5 m2 e" O! ?+ R
也為了穩定 我會用 OTA 架構 OP  因為它的主極點在輸出端
% L* ]1 @5 s) j& ^
BIAS 下端 掛 PNP 能幫足改善電流對溫度變化  RAZAVI 有寫
" a5 \% I( F: G" X- T0 i2 D( N
; c0 ^8 o3 L( A, c3 c* W( r2 }9 Q建議你看看 MS3 的流過電流對溫度     
- ?9 B8 \4 |% ^
.PROBE I(M*)

layoutarthur824

謝謝各位大大幫忙~我終於TRY出來了
( y1 l- r6 i, m1 d" f最後是調帶差電阻比例和帶差的電流鏡
3 H8 y5 T, l8 }0 C我是正溫度電阻和負溫度電阻沒做好比例關西

JUI

謝謝大大無私的分享，感恩