Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。

$ M4 U+ i' c; o1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree

7 `( i" {( g- g4 k/ B5 q5 L, |2)A 16-bit Ladner-Fischer adder.

johndoedie

先了解實際電路才有辦法實現

推薦以下兩本

* g. e& C) o5 U1 ^+ z' T) \: `Computer Arithmetic: Algorithms and Hardware Designs
by Behtooz Parhami

" h" R% J! @$ @% `Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
1 [4 Q, y, T* S! D; |# m# S by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來

$ t; l& M( D. a% r% M[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]