Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。

& e* ~3 ?& p; ?0 x1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
& S$ I" X% w) o% p# A* [% I+ U
& z- N5 e1 P! y" p8 E# S2)A 16-bit Ladner-Fischer adder.

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來

[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]

johndoedie

先了解實際電路才有辦法實現

, S- o. w3 m3 A1 i$ A推薦以下兩本
& @1 I% B' ~3 I" z0 {- f
% Z( X2 d) y3 ]' n, gComputer Arithmetic: Algorithms and Hardware Designs
3 c0 h+ Q2 m+ C' z by Behtooz Parhami
$ V0 z" t6 p0 Z5 r
Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
, P9 A" a+ @- c& X# x( c; U: J: c by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter