請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好
+ H% A$ {, f. l4 V0 f
小弟最近使用Verilog XL來撰寫程式~
# s" S# e. V, ^9 u( _因在工作站(UNIX系統)上對於一些指令不太熟悉
故小弟先使用Quartus II 先寫出Verilog大概的描述
寫完後再傳上工作站模擬
4 Z1 ^# b+ r5 r% P小弟寫的code在Quartus II上compile沒error
3 r8 g/ q. g4 u* G4 B' q; _到工作站上compile也沒有問題
  F; Q/ W+ Y- u: V- W但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
1 A. P# }, h! P- U. y0 t卻出現一些Error，故小弟來此詢問各位前輩
+ u% ^! ]: q8 @# J2 f" X% w8 _在撰寫描述語言之前，應該先如何規劃
確保自己寫出的code在合成的階段較不會出錯呢？

5 C: ^2 |- ^, C+ {" V+ }4 N小弟目前寫的程式是一個4-bit 二補數乘法器
最後要使用Astro來做Physical Design
% }/ v; Z2 X- l& L. Q/ U9 X我想先寫個雛形架構，未來再拓展到更高位元
9 D: g) x( T+ `+ `/ k. B還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
跑模擬波形都可以出來
但一傳到工作站卻一大堆問題要解決
) h! K- O# n. n: n2 R6 ?6 }, _5 p
6 U& B3 q+ G" `( d& k) \8 s煩請各位高手、前輩給小弟一些指點
謝謝Orz