|
2#
樓主 |
發表於 2008-12-16 11:56:23
|
只看該作者
第一部分:計畫概述及第一批推動項目說明
1 W: W( A: u+ H" N4 t0 P+ K一、計畫概述:) O# e5 d' x7 u" z4 m( c
本計畫目的在於鼓勵企業從事更「深層次」與「前瞻性」的研發活動,開發未來5年後可符合市場需求的產品或技術,使我國以原創性與領導型技術,創造新興產業、創新產品或新創事業,並藉由引導企業進行探索性前瞻研發活動之過程,建構我國產業長期前瞻研發的文化與環境,進而全面提升我國產業競爭力,使台灣成為全球具影響力的關鍵角色。
W3 A3 a8 N1 L( u5 z
* w1 H$ q$ A; n7 G$ r' r6 J9 C/ b* t9 L, m二、第一批推動項目:$ u' _! l9 s! n% B3 g3 ?% }
$ P! k* j/ }* p7 G2 j9 j C o
(一)高度整合晶片技術:須說明研提計畫之關鍵核心技術與領導廠商比較其創新之處,提出現階段技術挑戰及技術突破與未來競爭優勢。研提計畫內容僅限下列5項技術項目。* g+ u( L$ ~3 |5 y$ k% S/ H
+ K2 i7 a" L' f* l/ }(1)低耗能晶片技術
9 ]8 E: Z. z% l, K$ M' i在個別應用領域中(如手機、NB…等)之IC供應電壓Power supply voltage或消耗功率Power Consumption等低耗能晶片之相關參數,與國際同類型應用領域之同型元件比較同等或具相對優勢。. R# t7 r2 B8 Y8 K$ N# {
: _7 T* T( T; N(2)無線通訊技術
6 t+ p' B( O7 s, M, w. |+ ?/ r採用CMOS RF製程的新世代無線通訊之主動式射頻元件或功率放大器,並符合該產品之最新正式標準規格。
% b+ ]* H0 b9 ^ E5 C8 T/ N! T, e: x3 C% J9 ~
(3)SoC設計技術
4 B+ c/ j; @; o8 pSoC設計技術之整合功能必須包含Logic、Memory、Analog、multi-core(多核心處理器)等元件,邏輯元件(Logic)採用新進製程之SoC設計,Memory、Analog、multi-core(多核心處理器)等其他元件不限定,而Analog須包含RF及電源管理。7 ^" X. D$ a' U+ `4 y$ D% ~7 G
2 L) t) h' q0 g& l4 p0 ](4)晶片堆疊封裝技術
/ W6 Z! G& b! o j" D Z& Y8 F晶片堆疊封裝技術能促使Memory容量倍增,或整合不同功能元件(例如Logic+Memory+RF+微元件Micro.)之晶片堆疊封裝技術,並說明其採用之封裝形式(如SiP、PoP…等)及內部接連技術(如打線接合、矽通孔…等)。
1 a# ~) @- Q, S9 y" I) d% i6 }& V( R1 A
(5)異質整合封裝技術1 \/ C+ _. z' e, ?. I$ b
應包含資料處理電路(例如MPU或DSP等)、控制與訊號感測電路(例如MCU或Logic等)、記憶體(Memory)及無線通訊電路,並至少包含MEMS、光學元件或Bio之異質整合封裝。 |
|