QUARTUS II是否有正緣觸發的元件??

jimcooper

在Block Diagram的模式下
如果我輸入一個方波,而輸出想要得到正緣觸發的波型...
請問有元件可以辦到這個嗎??

7 r3 }$ J* U. t; |7 Y2 B: b5 ]& _我是有設計一個電路

7 z; j$ n/ z) d( z) n' r但是此電路的DATA輸入頻率如果比CLK還快的話,就會失效....
1 i: |+ m: U3 ]* w- S9 i4 I/ L* z6 }所以我想請問各位有沒有單純是正緣觸發的元件..

masonchung

電路的DATA輸入頻率比CLK還快 這是設計的問題 不是元件的問題

jimcooper

我算是初學者,設計上的經驗還不夠,以上是目前我所能想到的電路....
因為我找不到只有單純正緣觸發的元件..
7 ^; T2 y2 o+ |' J不知道QUARTUS II是否有這項元件可以使用...

2 K  q; f) g9 @4 N. O請各位幫幫小弟我這初學者...

jason_lin

Quartus II當然有這個元件,用線路圖Design時,打開Sambol list,在primiives裡的storage裡面有個dff元件,這就是了呀^^

jimcooper

; r- @/ j& A& ~. O
( X) l, |, r, s1 F5 R' V) Z, e以上是我直接對DATA及OUT做手動設定的.....我要的感覺是這樣
" J/ p3 `$ F8 P4 g7 U0 QDATA是輸入,然後OUT是輸出,DATA在正緣的時候,直接輸出一個PLUSE,其他狀況則是低態

6 W, e. \) d0 D0 \( t9 i+ p. F這個D型正反器有辦法做到嗎??

jason_lin

基本上不管是哪一個軟體,根本沒這種元件,如果要這種元件,要自己設計.
- ^, u( {$ z' |4 ?4 ?5 ]% |PLUSE的寬度最好用一個clk去做,做成同步訊號,如果用gate 做delay去做,會比較危險!
加上你的圖怎麼沒clk訊號?只有DATA跟out1?
* {2 g+ y& C. g' y' J- kData是clk吧?

addn

您好
/ A" B7 E& ~4 }6 p! x$ c' v  O1.你的DATA 最小週期,OUT的脈波寬度的要求為何?
! M$ ^4 X1 v. V$ z5 z( c' a' y2.這功能,最簡單的跟本不須用到CPLD,FPGA,
* H; j- k( p# B  一個電容一個電阻兜成微分電路即可

jimcooper

先謝謝各位之前的回答^^
; t! q% @8 A4 Z$ t( `1 V但是我又發現到一個問題........
4 }# w# t- _" j1 W. ~; r. {. [
我在書上看到一種電路圖,應該是可以達成我要的目的才對
! P+ J- w. H* c0 s% Y但實際上用TIME MODE模擬出來的卻完全沒效果,讓我感覺非常奇怪
3 m% i: [  C  _# E) o以下




5 {/ }; I4 d# z  m  L: k# L( C* l
. C% M6 Z; s$ b/ ]照理說用XOR的效果應該是 "1 0為1" "1 1和0 0為0"
  I# t1 w6 {- j: {8 J7 G" [9 ^但是從模擬的結果顯示,卻沒有XOR的效果??
這是怎麼回事呢??
  M; F5 Q& d6 e; S$ w8 |# p$ l! w模擬跟實際硬體實驗會有差別嗎??

jason_lin

Hi,
設計CPLD和FPGA跟設計IC不一樣,不是每個邏輯都可以自動做出來,因為軟體會最佳化掉你原本想設計的樣子.
此時須要下一些限制去達到你的需求,你這個例子不須要這麼複雜,幫你Design一個你須要的function,如附件圖(其中LCELL是Altera提供的Delay cell,在Altera lib裡).

jason_lin

還有須要特殊的Function時,我們再來討論討論一下^__^
希望對你有幫助!
4 ^: B2 ~( Z  J7 C$ n  Q

jimcooper

謝謝您的解答....
  g* h2 S! b) M4 H% I9 r2 r/ x我會去試試看^^