Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7384|回復: 19
打印 上一主題 下一主題

layout 設計風格之討論!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-12-11 14:45:38 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
layout人員拿到一個電路以後,應該如何布局電路呢(我只指一個模塊)
6 C/ h6 ?2 K& P2 S8 E) I. l; f% t5 Q. K7 \* H5 [7 m$ z* E; Q
我喜歡把PMOS和NMOS各放一排,PMOS放在上面,而NMOS放在下面。電源和和底線呈上下平行走線。這樣似乎比較浪費面積。匹配管子比較偏好交叉二維匹配。
) D; ^+ `5 w$ \& C- l- t1 O9 m0 ?+ F% \% y! X1 P! y: ?
各位大大,你們是怎么布局的呢?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2008-12-11 14:47:34 | 只看該作者
請大家說說自己的風格。討論各種方法的優缺點。
3#
發表於 2008-12-17 19:41:47 | 只看該作者

回復 1# 的帖子

應該先看看是類比電路還是數位電路吧?
+ |) {( w+ o% }1 c( G6 c5 b) ]! n' T  \) F7 D8 E+ b5 k
如果是邏輯電路 PMOS NMOS分別放上下兩排
) ], m" g8 H2 n4 \  e這我也是這樣做
& P; u& ?8 ~* t! x1 n- ^
  w( \& G6 c( f類比電路就不一定了
4#
 樓主| 發表於 2008-12-18 10:48:16 | 只看該作者
咋都沒有人討論?????????????
5#
發表於 2008-12-18 12:43:39 | 只看該作者
我觉得Digital和Analog差别还是比较大的!5 n0 X) t2 w" j6 M, l
Digital主要是size方面比较优先考虑
. `4 E) `, m( Q( U& G6 X
7 ~8 u3 W- O+ q$ WAnalog主要是性能和匹配方面要优先考虑
6#
發表於 2008-12-24 17:23:02 | 只看該作者
我lay的是analog ic,我習慣先lay 重要的mos(p/n),接著擺重要mos上面或下面的current mirror,最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走,power路徑等等。當然最後都會是一個很漂亮的方形。
7#
發表於 2008-12-24 20:37:26 | 只看該作者

回復 6# 的帖子

,很不错!
8#
 樓主| 發表於 2008-12-25 12:52:22 | 只看該作者

回復 6# 的帖子

有段时间就这个问题有点困惑,6楼兄弟给我了点启发!不错。
9#
發表於 2008-12-26 20:11:25 | 只看該作者

感恩

贊哦∼
' C4 h6 J; [" Q5 x感覺真是收穫良多
/ x) K. C3 H" d9 t6 b( \1 |4 R, T謝謝各位大大無私的奉獻贊哦∼
1 [3 M* e$ O  ]# C+ z6 v感覺真是收穫良多3 K2 N0 X  Q$ T
謝謝各位大大無私的奉獻
10#
發表於 2008-12-29 17:38:14 | 只看該作者

回復 6# 的帖子

完全同意... 3 h3 Y; r6 z$ K0 V0 d( l
還有我會留意所有的well, diffusion 是不是足夠,而且最好是矩形
" p& e* q. \+ m5 A2 V+ F再看看metal 上的via 是不是足夠,多加一點可以對yield 有點幫助
11#
發表於 2009-2-3 15:20:32 | 只看該作者
謝謝6樓大大這麼好的見解。 6 i; H$ f" q3 I4 w% L
進layout界快滿2年,總覺得自己還是原地踏步…4 P1 s0 N# o! {+ b: r# P
有時想起來挺慌的。
12#
發表於 2009-2-3 16:11:18 | 只看該作者
多做项目才行!多看产品也行
13#
發表於 2009-2-9 17:01:50 | 只看該作者
是啊,我进入Layout行业也快一年了,感觉自己进步的很小,每次看到人家的布局,就感觉自己画的太刺了.
14#
發表於 2009-2-11 15:36:57 | 只看該作者
看電路的複雜度 先做好floor plan 儘量做成方型 才是 layout 王道呀!!
15#
發表於 2009-3-5 09:41:09 | 只看該作者
学会合理布局才算是入门,要知道自己为什么这么布局,好处在哪,还有什么要改进的地方,能说出一二三来,就算有进步了
16#
發表於 2009-3-5 10:55:46 | 只看該作者
真是好觀念- ?5 u# G  |7 Z7 B
先劃重要的mos再劃current mirror其他留最後
2 w6 [8 |, t4 k) w) A" i不過通常結果大概都是pmos在一起,nmos在一起6 c4 X6 ]( [7 x5 C5 T: S. c
所以我以前總會有analog layout與digital layout plane
& @' Q$ H$ O/ |% X/ v& n7 M很像的感覺,現在離清它們不同之處了
17#
發表於 2009-4-23 15:09:19 | 只看該作者
會先了解POWER LINE的路徑走向為何
& k3 [  y6 E3 B2 h" @再來擺放MOS即接線
! b" L, F# |* P  Y, }. \或許有些籠統
$ H2 d* j2 _3 i7 H+ s- C: x& d6 p因為我LAY的是DIGITAL
: a- N: [' v) }4 q% z. M所以了~~~盡量壓空間就是了* v$ G9 \- {5 d: Y( |" o  @* i+ z
當然最後還是要成矩形
18#
發表於 2009-4-23 22:17:10 | 只看該作者
贊同六樓大大所言
9 }; f/ B7 H6 Q$ g9 N. _7 f' s$ A# t
( ]! ?. p4 G6 ], ~3 K5 I7 zanalog ic,我習慣先lay 重要的mos(p/n),接著擺重要mos上面或下面的current mirror,最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走,power路徑等等。當然最後都會是一個很漂亮的方形。
19#
發表於 2009-7-20 12:02:33 | 只看該作者
我是會先看整各TOP電路的關連, 想POWER LINE 要怎樣走,接著跟六樓樓主差不多,也事先把一些 current mirror 或是需要common centroid 的MOS 先畫,燃後在慢慢擺上一些比較不需要注意對稱或是偏數位的電路上去,先考量效應跟連接的關係再考慮面積(類比電路),
20#
發表於 2009-7-20 15:19:10 | 只看該作者
如IC過大, 需與其他人共同合作的話, "界面"與訊號可能要先定義清楚較佳.' W8 x; e$ G- \4 Z( o! \% {: [
確實, analog layout 不能清一色要求面積小, sensitive path, cross talk, match, and isolation 要優先考慮...
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-25 10:06 PM , Processed in 0.181010 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表