如呵加快HSPICE模擬 5BIT 的 計數器 的 上升及下降數度

chris5555jw

以下為我的計數器程式 用HSPICE模擬的 但是模擬出來後 發現5BIT的計數器的波形的上升及下降時間有點慢
因此影響到我後面電路的功能 所以想請問各位大大 能否增快計數器波形的上升及下降速度
/ t2 |# U7 g' b; a1 |**and2
.subckt and2 4 5 3
m1 1 5   0   0 nch5 w=1.5u l=1u
m2 2 4   1   0 nch5 w=1.5u l=1u
m3 3 2   0   0 nch5 w=1.5u l=1u
: p' R1 y# s' v" o4 A0 G! Q, vm4 2 4 vdd vdd pch5 w=3u l=1u
m5 2 5 vdd vdd pch5 w=3u l=1u
" Z, R  J! V' [- M2 {- [m6 3 2 vdd vdd pch5 w=3u l=1u
.ends
6 Z$ j5 p) K9 ?, F  [  t
**nand2
! c/ i0 @  `- X+ s.subckt nand2 4 5 2
$ T; p4 n' z) ~! D) ^0 f; Bm1 1 5   0   0 nch5 w=1.5u l=1u
m2 2 4   1   0 nch5 w=1.5u l=1u
m4 2 4 vdd vdd pch5 w=3u l=1u
m5 2 5 vdd vdd pch5 w=3u l=1u
  j# c, }- @: {( [& o+ l.ends
; z7 n/ c. W$ p  a, b
**nand3
: j  p1 ]: p7 _' U: {  U, u.subckt nand3 5 6 7 3
m1 1 7   0   0 nch5 w=1.5u l=1u
m2 2 6   1   0 nch5 w=1.5u l=1u
m3 3 5   2   0 nch5 w=1.5u l=1u
m5 3 5 vdd vdd pch5 w=3u l=1u
m6 3 6 vdd vdd pch5 w=3u l=1u
m7 3 7 vdd vdd pch5 w=3u l=1u
- |( w  X! c: x/ F0 |# F.ends
8 C* d) A, I; u4 y6 L9 I  n/ M
.subckt td-ff d clk clr q q-
x1      b4  b2  b1 nand2
  e6 z# Q4 R. p! j* v0 `7 D- Px2  b1 clr clk  b2 nand3
0 m" k- v6 [- T+ ~) Sx3  b2 clk  b4  b3 nand3
x4  b3 clr   d  b4 nand3
x5      b2  q-  q  nand2
x6   q clr  b3  q- nand3
- b' [* n% t$ O; ^3 l6 E/ U.ends
: o4 u8 Q, y" n# K, Y; V
& U) E$ o1 q) L9 m  m$ v& y) f% P
**counter-1bit
1 P$ {9 D( {1 g3 I' D8 ^  T. W.subckt counter-1bit ck clr q
" T$ C0 W2 m' Vx7   d clk  clr q q-     td-ff
2 \9 F' _* n# c. A5 n# Dx8   q-  t   d            and2
x9  ck clk                 not
.ic v(d)=0
, q$ x9 s9 [/ _9 s.ends
- ?& G: m1 b* q
# N% s0 k+ G, s/ b
" {% [/ O$ @8 l! F: g$ W& r**counter-5bit
4 G( I  z5 m  {& Y1 _8 Q/ c& p.subckt counter-5bit ck clr tqa tqb tqc tqd tqe
x10  ck  clr tqa counter-1bit
x11 tqa  clr tqb counter-1bit
8 }4 F! L0 m! A8 l3 {x12 tqb  clr tqc counter-1bit
x13 tqc  clr tqd counter-1bit
x14 tqd  clr tqe counter-1bit
.ends

hvpower

這個不是HPSICE的問題  是你的邏輯門的傳輸延時和相應問題 ，你把你電路里面的MOS管子款髖長比增加 應該可以減小一部分