請教兩個關于ESD的問題

hvpower

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試

andyjackcao

原帖由 hvpower 於 2008-11-29 11:40 發表
8 j1 s6 P) Q' F' a第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
2 u# V6 D, K0 o- Q第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一 ...

! w( `3 W. D# o& `6 S
2 _% n$ f0 o! v) y, L0 W5 @我是这样理解的：
3 T7 {4 a8 U4 n8 O; F3 C第一個：输出PAD也要做ESD保护，否则这个NMOS管也容易损坏
; w4 X9 }) K, d' F: S$ j9 L: r第二個：这是根据ESD测试标准来测试的，引脚由我们提供，测试公司只负责测试；
# K" z# u% `, h  M: k9 a5 D3 E" j2 \8 I        我们选择一些具有一些代表性的引脚出来就可以了，不需要每个都测试；

alai

进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I╱O引脚会进行以下六种测试：
1) PS模式：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
/ J  Q: J$ y6 U3 W- f  g2) NS模式：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
9 p# U0 b: |8 w- O3) PD模式：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；
4) ND模式：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；
5) 引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空；
6) 引脚对引脚反向模式：引脚施加负的：ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空。
/ V6 s0 @. X1 c1 _5 Y5 {  j; Z' ZVDD引脚只需进行(1)(2)项测试

应该是one by one 的测试，管脚多的话，排列组合就多，很费时的。

winter_dm

第二个：ESD测试都是有参考引脚的，也就是说某个引脚的ESD测试不是孤立的，而是相对于某个引脚的ESD电压，通常是对电源和地。因此，ESD测试都是一对引脚一对引脚地测试的。ESD测试还有不同的模型，如HBM,CDM等

hvpower

THANK YOU  ABOVE  

csleea

It must be tested one by one.  Or you may miss something?

wesleysung

1. 只要是有跟外界接觸的針腳都要加ESD保護電路
2.每隻針腳都要測試　一根一根來你可以看JEDEC standard　

xiangxianga396

回復 7# wesleysung

+ r. l# J1 S5 n' Z第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
# W2 f* }8 B- P% v
每一个与外界相连的PAD都需要加ESD保护，无论是input,output,power pad.
3 E* |9 r9 D+ M) ^
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試。

! j7 ]9 j7 V6 ~: r, i! A只有严格按照JEDEC 的测试要求才能准确地反映IC 的ESD能力。
每一个power pad VS. 每一个power pad;
" n3 S( X2 v. U# ~0 Q每一个I/O pad VS. 每一个power pad;
0 b5 p0 V8 w3 c: K: A每一个I/O pad VS. 每一个I/O pad

tacopippen

看了這些文章
' B0 T3 H3 t4 T+ ^: R' i對esd protection又有進一步的認識了

wangdali163

每测一次，都要换新的IC吗？