請教兩個關于ESD的問題

hvpower

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
; s: X: M0 I  K0 H/ j9 w: c+ g第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試

wangdali163

每测一次，都要换新的IC吗？

tacopippen

看了這些文章
9 B( {+ P# ~) T- u1 {# {9 w& s對esd protection又有進一步的認識了

xiangxianga396

回復 7# wesleysung

/ m3 T$ Y/ ?, d: p1 G3 U第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
: F% D/ v7 r$ W" M
/ o' N1 a* v4 @% n5 N! t0 D每一个与外界相连的PAD都需要加ESD保护，无论是input,output,power pad.
7 D6 \( X4 ]. r! B' c5 A, t
0 o5 S7 y- `* [! }; s9 Q5 m4 u第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試。

只有严格按照JEDEC 的测试要求才能准确地反映IC 的ESD能力。
每一个power pad VS. 每一个power pad;
9 O/ M$ f* B3 H/ m0 K每一个I/O pad VS. 每一个power pad;
8 P8 N% u) s* }5 `每一个I/O pad VS. 每一个I/O pad

wesleysung

1. 只要是有跟外界接觸的針腳都要加ESD保護電路
2.每隻針腳都要測試　一根一根來你可以看JEDEC standard　

csleea

It must be tested one by one.  Or you may miss something?

hvpower

THANK YOU  ABOVE  

winter_dm

第二个：ESD测试都是有参考引脚的，也就是说某个引脚的ESD测试不是孤立的，而是相对于某个引脚的ESD电压，通常是对电源和地。因此，ESD测试都是一对引脚一对引脚地测试的。ESD测试还有不同的模型，如HBM,CDM等

alai

进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I╱O引脚会进行以下六种测试：
1) PS模式：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
: Y0 x* o( U8 _: C' {# }4 X  n/ a2) NS模式：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
4 M$ G5 c* a- M6 D3) PD模式：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；
$ n5 t4 n0 Y& l: Q4) ND模式：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；
0 s, x  \  E4 c0 q+ t5 m5) 引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空；
7 d6 m- W% S9 |+ A8 Q. F( g6) 引脚对引脚反向模式：引脚施加负的：ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空。
0 N2 B0 S" i8 U4 f: `VDD引脚只需进行(1)(2)项测试
0 a5 |9 r4 d$ i7 n' q0 L% n: d
应该是one by one 的测试，管脚多的话，排列组合就多，很费时的。

andyjackcao

原帖由 hvpower 於 2008-11-29 11:40 發表
第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一 ...

& R+ i: T$ g5 m+ {" b! C1 @8 w
我是这样理解的：
& v3 x5 a6 w5 K% t5 A第一個：输出PAD也要做ESD保护，否则这个NMOS管也容易损坏
2 E7 C- J5 B7 I) m$ `7 q第二個：这是根据ESD测试标准来测试的，引脚由我们提供，测试公司只负责测试；
        我们选择一些具有一些代表性的引脚出来就可以了，不需要每个都测试；