SCR of ESD Protection in Submicron CMOS Technology

semico_ljj

Lateral SCR Devices with Low-Voltage
5 W2 f1 o$ x8 Y7 O& L5 \- jHigh-Current Triggering Characteristics for Output
2 x# K( e/ T1 Z, eESD Protection in Submicron CMOS Technology
9 r& E# j% K3 S+ B+ B+ Y$ O! |
IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 4, APRIL 1998
2 {& H2 n. |8 A

遊客，如果您要查看本帖隱藏內容請回復

semico_ljj

有实际的流片过且测试过SCR 的ESD效果的吗？据说（非本人经历）0。35一下工艺可以达到6KV（HBM）！

semico_ljj

SCR确实很省面积，但是由于出发机理类似Latch－Up，所以实际应用时要注意防止触发"Latch-Up",这是一大难点！

semico_ljj

我不是很了解，好像大型的Foundry厂（TSMC、UMC、SMIC、UMIC等），都没提供采用SCR保护的I/O！可能SCR技术不成熟，或者有风险！大家的意见如何呢？盼望一起讨论一下

andyjackcao

看看                                                               
! z6 D. v8 j# k6 o  [多谢

semiartist

我的片子剛剛回來，測試了好多次，有一次芯片坏了，不只是ESD還是LATCH-UP，很是鬱悶啊！  
% g# n) g+ g0 a8 Y
多謝您分享這篇文章！

jstsai

thanks for your data ..............

kosa1234

不錯的參考資料, 謝謝分享!
1 ]5 E4 y8 ?# z: R* f1 e) {6 `剛好需要, 謝謝分享!

Chandler_Tseng

This is what I need document....
1 V4 W/ ?# R3 b- n- P

Thanks.

rainning

不錯的參考資料, 謝謝分享!  
, Z3 z3 r: }: x7 B; @5 t# o9 |" W
+ ^, ^+ G& V  D6 `1 {4 @' y% E謝謝

kie01tw

謝謝分享
4 o" @  t" g8 Z, m$ g+ |
7 L3 \, Q4 G4 D: H8 K剛好有需要
) i1 Q: S) \6 m$ |. N  i下載來看看

szona44250

受益'良多
" q9 U) [- a# ?/ s5 ^/ O
謝謝大大的分享!!!!