SCR of ESD Protection in Submicron CMOS Technology

semico_ljj

Lateral SCR Devices with Low-Voltage
# l+ b+ L) g! a. y. K' UHigh-Current Triggering Characteristics for Output
. {) _' V6 y( L0 X" O0 v& ZESD Protection in Submicron CMOS Technology

& d/ f) ^1 Z" I$ p+ @& Q/ `% fIEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 4, APRIL 1998
; K& u/ Y9 w( Z8 p( {
9 [0 U8 B- A- d) H

遊客，如果您要查看本帖隱藏內容請回復

szona44250

受益'良多
( L% E7 Y! k9 B0 Y
謝謝大大的分享!!!!

kie01tw

謝謝分享
; R6 D+ a; C: B
* y0 i, ]5 w$ q0 U: U/ H剛好有需要
下載來看看

rainning

不錯的參考資料, 謝謝分享!  

0 W2 m' S8 a/ v謝謝

Chandler_Tseng

This is what I need document....


" b* b: X" y! S! ]/ P6 ^Thanks.

kosa1234

不錯的參考資料, 謝謝分享!
剛好需要, 謝謝分享!

jstsai

thanks for your data ..............

semiartist

我的片子剛剛回來，測試了好多次，有一次芯片坏了，不只是ESD還是LATCH-UP，很是鬱悶啊！  

多謝您分享這篇文章！

andyjackcao

看看                                                               
多谢

semico_ljj

我不是很了解，好像大型的Foundry厂（TSMC、UMC、SMIC、UMIC等），都没提供采用SCR保护的I/O！可能SCR技术不成熟，或者有风险！大家的意见如何呢？盼望一起讨论一下

semico_ljj

SCR确实很省面积，但是由于出发机理类似Latch－Up，所以实际应用时要注意防止触发"Latch-Up",这是一大难点！

semico_ljj

有实际的流片过且测试过SCR 的ESD效果的吗？据说（非本人经历）0。35一下工艺可以达到6KV（HBM）！